Deliverables and Services - IHP Microelectronics

A u S G e w ä H L t e p r o J e K t e – S e L e C t e d p r o J e C t S
Es wurde ein neues Konzept für ein Referenz-Netzwerk,
welches bisher aus der Literatur nicht bekannt war,
entwickelt, um bestimmte technologische Beschränkungen
des konventionellen Netzwerks zu umgehen.
Die Idee ist in Abb. 15 dargestellt und besteht darin,
ein Parallel-Netzwerk statt eines üblichen seriellen zu
verwenden. Das vorgeschlagene Netzwerk hat eine um
den Faktor zwei größere Bandbreite und die zusätzliche
Möglichkeit zur elektrischen Kalibrierung, die beim
konventionellen Netzwerk nicht möglich ist.
Der zweite anspruchsvolle Block ist der Komparator. Er
wurde in die Richtungen Geschwindigkeit (Bandbreite)
und Empfindlichkeit optimiert. Ein Begrenzerverstärker,
basierend auf einer Cherry-Hooper-Architektur,
wurde dem Komparator vorgeschaltet, um seine korrekte
Funktion auch unter Übersteuerung zu sichern.
Die simulierte Empfindlichkeit des Komparators ist weniger
als ½ LSB bei 5 GHz Frequenz.
Der ADU mit dem vorgeschlagenen Referenz-Netzwerk
wurde gefertigt und gemessen. Das Chipfoto ist in
Abb. 16 dargestellt. Die Messungen zeigen, dass die
statischen Fehler INL und DNL kleiner als ½ LSB sind.
Die Dynamikleistung wurde über einen Frequenzbereich
von 6 GHz gemessen. Abb. 17 zeigt den Signal-zu-
Rausch-und-Verzerrungs-Abstand (SINAD) für diesen
Frequenzbereich. Die Dämpfung bei Hochfrequenz ist
geringer als 3 dB. Damit ist die effektive Bandbreite
≥ 6 GHz und genügt unseren Anforderungen. Die Design-Details
und die Messergebnisse wurden veröffentlicht
auf der IEEE COMCAS Tagung 2009. Das neue Referenz-Netzwerk
wurde zum Patent angemeldet.
Abb. 16: Chip-Photo.
Fig. 16: Chip micrograph.
A new concept for the reference network, previously
unknown in the literature, was developed to overcome
certain technological limits of the conventional one.
the idea, depicted in Fig. 15, is to use a parallel reference
network instead of a serial one. the proposed
reference network has a two times higher bandwidth
and an additional option of electronic calibration
which is not available for the conventional one.
the second challenging block is the comparator. It
was optimized regarding speed (bandwidth) and sensitivity.
A limiting amplifier based on Cherry-Hooper
architecture was placed in the front of the comparator
to assure proper function of the comparator even
under overdrive conditions. the simulated sensitivity
of the whole comparator is less than ½ lSB at frequency
5 GHz.
the ADC with the proposed reference network was
fabricated and characterized. the chip micrograph
is shown in Fig. 16. Measurement showed that static
errors Inl and Dnl are less than ½ lSB. Dynamic performance
was measured over a frequency range of up
to 6 GHz. Fig. 17 shows the Signal to noise and Distortion
Ratio (SInAD) for this frequency range. Decay
of the SInAD value at high frequency is in the range
of 3 dB which means that the ADC has an effective
resolution bandwidth ≥ 6 GHz, fulfilling and even exceeding
the goal of this project.
Design details and all measurement results were published
at the Ieee CoMCAS conference. the proposed
reference network has been filed for a patent.
Abb. 17: Signal-zu-Rausch-und-Verzerrungs-Abstand über einen
Frequenzbereich von 6 GHz.
Fig. 17: Signal to noise and Distortion Ratio of the ADC over
a signal frequency range up to 6 GHz.
A n n u A l R e p o R t 2 0 0 9