EPP 10.2017
Erfolgreiche ePaper selbst erstellen
Machen Sie aus Ihren PDF Publikationen ein blätterbares Flipbook mit unserer einzigartigen Google optimierten e-Paper Software.
BAUGRUPPENFERTIGUNG<br />
Neue Verfahren bei Low-Standoff-Bauteilen während dem Reflowlöten<br />
Reduzierung von Voiding<br />
Bottom Terminated Components (BTCs), also Bauteile, deren nach unten geführte elektrische<br />
Anschlüsse vom Gehäuse verdeckt sind, gehören zu den am häufigsten vorkommenden Komponenten.<br />
Bis zum Ende des Jahres 2017 werden weltweit etwa 50 Milliarden QFNs (Quad-Flatpack No Leads)<br />
in Elektronikschaltungen eingesetzt, denn es handelt sich um die gebräuchlichste BTC-Bauform.<br />
Das sind tatsächlich soviel, dass man jedem Erdbewohner, gleich ob Frau, Kind oder Mann, sieben<br />
davon geben könnte. Wegen dieser großen Durchdringung der Elektronik mit BTCs ist es natürlich<br />
von äußerster Wichtigkeit, dass diese Bauteile bestens funktionieren.<br />
Andreas Karch, Regionaler Technischer Manager, Deutschland, Österreich, Schweiz bei Indium Corporation, Chris<br />
Nash, Produktmanager PCB Assembly Materials, Indium Corporation; Ron Lasky, PhD, PE, Senior Technologe, Indium<br />
Corporation, sowie Professor für Engineering und Direktor des Cook Engineering Design Center, Dartmouth College<br />
Einen großen Bereich der Bedenken, der mit der Beeinträchtigung<br />
des Betriebsverhaltens zusammenhängt, stellt die Tatsache dar,<br />
dass die BTCs durchaus eine beträchtliche Abwärme während ihrer<br />
normalen Funktion verursachen. Deshalb wird der Wärmeableiter<br />
(Thermalpad) des Gehäuses direkt an sein korrespondierendes Gegenstück<br />
auf der Leiterplatte zum Abführen dieser Verlustleistung angelötet<br />
(Wärmesenke). Leider jedoch können Voids (Fehlstellen), die<br />
während des Reflowlötens auftreten, diesen Prozess der Wärmeabfuhr<br />
über die Masse der Leiterplatte hemmen oder gar blockieren.<br />
Damit besteht das Risiko der Überhitzung für das Bauteil und somit<br />
eine potentielle Beeinträchtigung der Zuverlässigkeit des BTC. Eine<br />
informelle Befragung von Fertigungsspezialisten zeigte tatsächlich,<br />
dass dieses Voiding-Problem heute der größte Bereich von Bedenken<br />
in der modernen Elektronikproduktion ist.<br />
Warum bilden sich Voids?<br />
Voids kommen zustande durch die Verflüchtigung des Flussmittels in<br />
der Lotpaste beim Lötprozess. Denn Lotpasten besteht zu etwa<br />
50 % ihres Volumens aus Fluxer. Mithin verdampft ein sehr beträchtlicher<br />
Teil des ursprünglichen Materials während der Reflowprozedur.<br />
Es gibt keine genormte Festlegung, wieviel Voiding noch akzeptierbar<br />
ist. Aber man kann übereinstimmend davon ausgehen, dass insgesamt<br />
ein Void-Bereich unter 50 % – und bei großen, zusammenhängenden<br />
Voids (Lake, seeförmige Struktur) unter 40 % – als unabdingbare<br />
Anforderung dringend einzuhalten sind. Jedoch visiert man, um<br />
auf der sicheren Seite zu sein, einen Void-Bereich nicht über 25 % an.<br />
In einigen kritischen Anwendungen wie Fahrzeug- oder Sicherheitselektronik<br />
sind sogar nur 10 % oder noch weniger verlangt.<br />
Referenzen<br />
[1] N.C. Lee et al. http://www.indium.com/technical-documents/white<br />
paper/voiding-control-for-qfn-assembly<br />
[2] Homer, S., Lasky. R.: MinimizingVoiding In QFN Packages Using -<br />
SolderPreforms, SMTAI 2011, Fort Worth, TX<br />
[3] http://www.circuitnet.com/news/uploads/2/SMT Vacuum void<br />
reduction, Sept2012.pdf<br />
[4] http://www.hellerindustries.com/Inline-Vacuum-Reflow-System.pdf<br />
[5] Diese Arbeit wird detailliert diskutiert in unserem Papier:<br />
Mini mizingVoiding In SMT Assembly Of BTCs, SMTAI 2016, Chicago, IL<br />
Foto: Indium Corporation<br />
Das QFN-Package ist das<br />
am häufigsten eingesetzte<br />
BTC. Das Thermalpad dient<br />
zusammen mit s einem korrespondierenden<br />
Gegenstück<br />
auf der Leiterplatte als unverzichtbare<br />
Temperatursenke.<br />
Minimieren von Voids: frühere Bemühungen<br />
In der Vergangenheit mussten Prozessingenieure sorgfältig vorbereitete<br />
Experimente mit vielen Prozessvariablen vornehmen, um<br />
diese zu optimieren, beispielsweise Arbeiten an Reflowprofilen<br />
oder Schablonendesign. Mit beträchtlichen Aufwendungen untersuchte<br />
man die Effekte aus dem Schablonendesign, damit hier Pfade<br />
für ein geordnetes Entweichen des verdampfenden Flussmittels<br />
vorhanden sind [1]. Andere Arbeiten befassten sich mit den Vorteilen<br />
von Lot-Preforms, mit deren Verwendung der Anteil an massiven<br />
Lot in den Wärmesenken (Thermopads) zwischen BTC und Leiterplatte<br />
maximiert werden kann [2].<br />
Minimieren von Voids: heutige Arbeiten<br />
mit Reflowofen<br />
Es erfolgten erhebliche Entwicklungen in der Technik von Reflowöfen,<br />
um das Voiding zu minimieren. Äußerst bemerkenswert ist die<br />
Anwendung von Vakuum zur Verhinderung von Voids [3]. Berichte<br />
zeigen, dass man damit den Anteil der Voids auf nur noch wenige<br />
Prozent reduzieren kann. Das ist natürlich eine sehr wichtige Entwicklung,<br />
doch muss ein Elektronikunternehmen für die Nutzung<br />
dieser Technik entweder einen neuen Ofen kaufen oder zumindest<br />
vorhandene Maschinen upgraden. Es gibt zwar einzelne Berichte<br />
über vermehrtes Auftreten von Lötzinnspritzern, jedoch könnte mit<br />
gezielten Prozessoptimierungen dieses Problem in den Griff zu bekommen<br />
sein. Ähnliche Erfolge erzielt man Berichten zufolge mit<br />
Reflowöfen, die mit der Anwendung von Ultraschall arbeiten [4].<br />
Ofenhersteller Heller Industries vermerkte in einer Präsentation aus<br />
dem Jahr 2016: „Ultraschall wird dann eingesetzt, wenn sich das<br />
Lot im flüssigen Zustand befindet.“ Der Ultraschall erzeugt hierbei<br />
eine Kavitation, welche die Voids so ausweitet, dass sich diese mit<br />
anderen Voids vereinen und sich zum Rand des Lots bewegen oder<br />
40 <strong>EPP</strong> Oktober 2017