12 - B2B24 - Il Sole 24 Ore

Dettagli di memoria – è il
momento della DDR3 ad alta
velocità
Resistendo alla tentazione di rendere
tutti i dati d’interfaccia seriali,
la memoria DDR3 ad alta velocità
mantiene i vantaggi di una topologia
a bus allargato abbattendo i limiti
della velocità di clock con una nuova
definizione di temporizzazione clockto-data.
Per quello che riguarda il layout,
ciò porta a una combinazione di
sbroglio di bus lane e a un controllo
condiviso dei bus mediante terminazione
fly-by.
La memoria e i processori risultano
avere package estremamente
più ridotti in termini di dimensioni,
che richiedono naturalmente
fori di via di diametro inferiore.
Combinati con un montaggio di memorie
a doppia faccia, la produzione
di pcb dotati di interconnessione ad
alta densità (HDI) è diventata sempre
più comune per applicazioni che
usano una memoria ad alta velocità.
Ciò permette una maggiore flessibilità
dal momento che l’interfaccia
della memoria viene tracciata nel secondo
e terzo strato, lasciando il resto
della scheda circuitale libero per i
piani e le attività di sbroglio degli altri
segnali.
La prima metà di questo progetto
sta nella pianificazione dello stackup
e nella preparazione dei canali di
bus per lo sbroglio. Il partire con i
vincoli imposti dalle attività di sbro-
Fig. 2 – Fanout di BGA con canali di sbroglio
Fig. 1 – Layout di un DDR sugli strati 2 e 3
glio dello strato e con l’abbozzo dei
canali di bus permette di semplificare
tutte le attività strategiche del routing,
mentre le tecniche HDI consentono
di aprire i canali di sbroglio.
La combinazione dell’HDI con l’automazione
dei fanout dei BGA finepitch
offre nello stesso tempo l’opportunità
di liberare larghi canali di
sbroglio al di sotto della griglia delle
connessioni.
Le limitazioni topologiche specifiche
per le terminazioni fly-by possono
essere definite per mezzo di pin
virtuali al fine di controllare le lunghezze
degli stub verso i pin di carico
del segnale. In questi casi, la corretta
definizione delle regole, permette
di ottenere un risultato equivalente,
sia che si esegua uno sbroglio manuale,
sia che si preferisca lo sbroglio
automatico.
High Speed Serial - Coppie
differenziali fatte in modo
corretto
Dopo avere per anni disdegnato
AMD, Intel ha ammesso che è possibile
ottenere maggiori dati di throughput
passando a un approccio seriale
ad alta velocità. C’è da dire che l’alta
velocità seriale si trova in un intervallo
compreso fra 1 e 10 Gbps per
traccia e l’uso del PCI Express ne è un
chiaro esempio.
Questo è un punto in cui i vantaggi
diventano straordinari e il comportamento
si fa imprevedibile in relazione
alle precedenti regole del progetto del
layout. La specifica PCI Express aiuta
a definire le diverse parti di una soluzione
generale ad alta velocità, nel
momento in cui l’interfaccia viene divisa
in trasmettitore, ricevitore e canale.
Molti dei vantaggi dell’alta velocità
seriale provengono dalla preenfasi
del trasmettitore, dall’equalizzazione
del ricevitore e dalla gestione del
pacchetto. Ma nel momento in cui ci
si trova a livello del layout tutte le sfide
della progettazione si trovano a livello
del canale.
Le tracce in rame e le strutture fisiche
circostanti contribuiscono tutte
a determinare la propagazione dei se-
PCB dicembre 2012
45