Part III - IPA SA

90
REVISTA ROMÂN DE AUTOMATIC
STRUCTURA ROM
Procedura de implementare:
1. Se construiete organigrama de stri i se
identific intrrile, strile i ieirile.
2. Se codific prin variabile strile, intrrile
i ieirile.
3. Se dimensioneaz necesarul hardwere:
ROM G : ROM (2 s ×(v+2s+p)), unde
s – numrul de variabile de stare
v – dimensiunea vectorului de test (IT)
2s – dimensiunea vectorului de stare
urmtoare (IY)
p – dimensiunea vectorului de ieire (IZ)
D 1 : DECOD (s)
D 2 : DECOD (p)
MUX 1 : MUX (v,1)
MUX 2 : MUX (1,s)
RR : REG (s)
4. Se înscrie informaia din organigrama de
stri în ROM G.
5. Se cupleaz toate componentele într-o
arhitectur de tipul II.
Particularitile acestei arhitecturi sunt:
a) ROM G–ul primete ca vector de
adres codul strii automatului.
b) Ieirea ROM G –ului este un vector
DATA OUT având câmpurile
IT,IYF,IYA,IZ.
c) Informaia ROM G –ului e procesat
în circuitul de ieire i anume:
- MUX 1 – multiplexor scalar care
primete ca adres informaia de test (IT),
pe baza creia selecteaz o anumit
intrare, activ în starea respectiv. Ieirea
MUX 1 este o variabil scalar .
- MUX 2 – multiplexor vectorial ce
selecteaz fie codul strii false, fie al
celei adevarate, în funcie de adresa
aplicat.
- D 2 – decodificatorul de ieire care
decodific combinaia asociat
informaiei de ieire.
- RR – registru de reacie pe s bii ce
realizeaz sincronizarea evoluiei printrun
tact extern.