Multipla elektroder för elektrisk behandling av förmaksarytmi
Multipla elektroder för elektrisk behandling av förmaksarytmi
Multipla elektroder för elektrisk behandling av förmaksarytmi
You also want an ePaper? Increase the reach of your titles
YUMPU automatically turns print PDFs into web optimized ePapers that Google loves.
Timer2<br />
interrupt<br />
SSC<br />
interrupt<br />
Tx<br />
mastern. Detta utan att sl<strong>av</strong>ens AD interrupt stör kommunikationen eftersom det dröjer<br />
ytterligare 250 µs innan nästa AD omvandling påbörjas (med en felmarginal på 100 µs). Om<br />
krockar mellan olika interrupt ändå skulle inträffa utgör felmarginalen en tidsbuffer som<br />
ställer in synkroniseringen efter ett antal anrop.<br />
Synkroniseringen mellan masterns interruptrutiner är inte lika känslig eftersom alla interrupt<br />
är relativt korta, maximalt 20 µs. Alla övriga processorer tvingas dessutom anpassa sig efter<br />
huvudprocessorn vilken är den del i systemet som har den högsta beslutande ställningen.<br />
Masterprocessorns olika interruptrutiner listas i diagrammet nedan. Timer2 är systemets<br />
interna räknare med en upplösning på 1ms. Diagrammet visar ett typiskt utseende <strong>för</strong> en<br />
anropssekvens vilken startar med att <strong>för</strong>sta kanalen anropas (Tx), sl<strong>av</strong>en svarar då med ett<br />
mätvärde <strong>av</strong> storleken två byte (Rx). Mätvärdena vidarebefordras sedan till den stationära<br />
datorn (SSC interrupt). Därefter anropas nästa kanal i ordningen ända tills alla sl<strong>av</strong>ar anropats.<br />
Vid kontinuerlig datainsamling repeteras denna sekvens varje ms.<br />
Rx 1 1 2 2<br />
Rx<br />
interrupt<br />
1 2<br />
1 2<br />
6.7 Kommunikationsprotokoll<br />
1 ms<br />
6.7.1 Master – Sl<strong>av</strong> C504<br />
Kommunikation mellan master och sl<strong>av</strong> sker genom ett seriellt gränssnitt. Både C504 och<br />
C165 har inbyggda funktioner som tillåter multiprocessorkommunikation.<br />
C165 är mycket flexibel vad gäller kommunikation med utomstående processorer. Data<br />
över<strong>för</strong>s i 8 bitars ramar över seriebussen. C165 kan konfigureras att skicka med en extra bit<br />
som kan användas <strong>för</strong> att ”väcka” sl<strong>av</strong>ar, en så kallad ”Wake up bit”. Alla sl<strong>av</strong>ars receive-port<br />
är ansluten till masterns transmit port (MTSR – Master Transmit Sl<strong>av</strong>e Receive). På samma<br />
sätt är alla sl<strong>av</strong>ars transmit port anslutna till masterns receive port (STMR – Sl<strong>av</strong>e Transmit<br />
Master Receive). Mastern har på så sätt möjlighet att kommunicera med alla sl<strong>av</strong>ar samtidigt.<br />
Men mastern måste även kunna kommendera enskilda sl<strong>av</strong>ar. En möjlighet att åstadkomma<br />
detta är genom att låta mastern adressera enskilda sl<strong>av</strong>ar med ett unikt id nummer. En adress<br />
byte skiljer sig från en data byte på så sätt att den nionde biten, ”Wake up bit” sätts till 1 <strong>för</strong><br />
en adress byte och 0 <strong>för</strong> en data byte.<br />
62
Change language