reverse-engineering von logik-gattern in integrierten ... - Degate

6.3. AUFBAU VON LOGIK-GATTERN
Intuitiver ist allerdings, zu versuchen, im Schaltbild Funktionsblöcke auszumachen 4 .
Als Hinweis auf die Abgrenzung der Funktionsblöcke können die Zuführungen der
Spannungspotentiale VDD und VSS dienen. In Abbildung 6.9 kann man im Transistor-
Layer erkennen, dass seriell geschaltete Transitoren in Blöcken gruppiert sind. Diese
Gruppierung spiegelt im Wesentlichen die Funktionsblöcke wieder.
Meistens hilft es, für jeden dieser Funktionsblöcke eine alternative „gewohnte“ grafi-
sche Darstellung zu finden. So sieht man beispielsweise, dass das Transistorpaar 4 und
5 ein NAND bildet und das Transistorpaar 6 einen Inverter darstellt. In vereinfachter
Form gezeichnet entsteht ein Schaltplan wie in Abbildung 6.11.
Abbildung 6.11: Schaltung eines Flipflops. Die angegebenen Zahlen geben an, welche Transistoren bzw.
Transistorenpaare zum Teilgatter beitragen.
Der abgebildete Schaltkreis stellt einen taktflankengesteuerten Master/Slave-Flipflop
dar. Das „Eingangsbit“ liegt an Eingang A an und das Taktsignal an Eingang B. Mit
einem Signal auf Eingang C kann man den Informationsspeicher zurückstellen. Am
Ausgang X liegt das gespeicherte Signal an. Das Gatter beinhaltet einen invertierten
Ausgang. Der wird allerdings nicht genutzt.
Abbildung 6.11 zeigt zwei weitere Konstruktionsmechnismen, wie man sie des öfteren
findet. Deshalb sollen sie hier kurz beschrieben werden.
Abbildung 6.12: Doppelter Inverter zur Signalauffrischung.
4 Für die Verifikation von Schaltkreisen existieren Werkzeuge, um auf dem Substrat angeordnete Gatter
anhand von Netzlisten darauf zu prüfen, ob sie die intendierte Funktion erfüllen. In [BT94] wird beschrieben,
wie man mittels eines Prolog-Programmes Schaltungen analysieren kann. Für das Reverse-
Engineering wäre das ebenfalls praktisch.
Martin Schobert 30