reverse-engineering von logik-gattern in integrierten ... - Degate

Empfehlungen

Info

1.3. THEMATISCHE EINSCHRÄNKUNG Der Schwerpunkt dieser Studienarbeit ist die statische Analyse von CMOS-basierten (digitalen) Logik-Schaltkreisen mit der Motivation, proprietäre Verschlüsselungsver- fahren zu rekonstruieren. Die Analyse soll mit geringem Budget möglich sein. Martin Schobert 5
2 Aufwand und Kosten Der Reverse-Engineering-Prozess lässt sich grob in drei Abschnitte unterteilen: die Entkapelsung, die Bildgewinnung und die Analyse der Schaltkreise. Jeder dieser Schrit- te kann bei externen Dienstleistern in Auftrag gegeben werden. Während eine Chip- Entkapselung im Labor im Wesentlichen eine Finanzierung des reinen Arbeitsaufwan- des darstellt, sind darüber hinausgehende Analysen bei spezialisierten Firmen zumeist teuer. Diese Kosten können eingespart werden, wenn man die Analyse selbst durch- führt. Chip (analysierter Teil) Anzahl Zell-Typen Anzahl Zellen Verbindungen NXP Mifare Classic 40-70 600 1500 Legic prime 25 600 2100 DSC im SC14421CVF 26 300 1000 Tabelle 2.1: Komplexität des Reverse-Engineerings Tabelle 2.1 gibt einen Überblick über die Komplexität des Reverse-Engineerings aus- gewählter Integrierter Schaltkreise, bei der jeweils das Verschlüsselungsverfahren ex- trahiert wurde. Der Zeitaufwand für das Ermittlen der Zelltypen und jeweils deren Funktion beträgt etwa drei Tage und ist überwiegend von der Übung des Analysten abhängig. 300 bis 600 Platzierungen von Standardzellen kann man in maximal einer Woche halbautomatisiert ausfindig machen. Das manuelle Nachvollziehen von Leiter- bahnen ist der aufwendigste Teil und beträgt ein bis zwei Wochen. Die letzten beiden zeitintensiven Schritte können schneller umgesetzt werden, wenn dereren Automatisie- rungsgrad höher ist. Eine weitere Verkürzung der Gesamtdauer ist durch kollaboratives Reverse-Engineering zu erreichen. Die in der Einleitung veranschlagten 1.000 bis 10.000 Euro entfallen im Wesentli- chen auf die Posten Mikroskop und Poliermaschine. Dabei handelt es sich um Einmal- kosten, die eventuell vermeidbar sind. Poliermaschinen findet man z.B. in Geologie- oder Optik-Instituten, Mikroskope mit Digitalkameras in nahezu jeder materialwis- senschaftlichen Einrichtung. Ein Labor mit Rauchabzug ist für die chemische Ent- kapselung mit konzentrierten Säuren notwendig. Wenn man ein Auftragslabor für die Entkapselung zur Hand hat, benötigt man dies nicht. Martin Schobert 6
Seite 1 und 2: STUDIENARBEIT: REVERSE-ENGINEERING
Seite 3 und 4: Literatur- und Quellenverzeichnis 3
Seite 5 und 6: 1.1. MOTIVATION stellen oder „aus
Seite 7: 1.2. DER ARBEITSABLAUF IM ÜBERBLIC
Seite 11 und 12: 3.2. CHIP-ENTKAPSELUNG IN DER INDUS
Seite 13 und 14: 3.3. CHIP-ENTKAPSELUNG MITTELS KOLO
Seite 15 und 16: 3.3. CHIP-ENTKAPSELUNG MITTELS KOLO
Seite 17 und 18: Abbildung 4.2: Poliermaschine Phoen
Seite 19 und 20: 5.1. MIKROSKOPIERUNG Objektiv geeig
Seite 21 und 22: 5.2. ZUSAMMENFÜGEN UND NACHBEARBEI
Seite 23 und 24: 6.1. FELDEFFEKT-TRANSISTOREN Feldef
Seite 25 und 26: 6.2. KOMPLEMENTÄRE VERWENDUNG VON
Seite 27 und 28: 6.3. AUFBAU VON LOGIK-GATTERN Schic
Seite 29 und 30: 6.3. AUFBAU VON LOGIK-GATTERN VDD A
Seite 31 und 32: 6.3. AUFBAU VON LOGIK-GATTERN Die T
Seite 33 und 34: 6.3. AUFBAU VON LOGIK-GATTERN Intui
Seite 35 und 36: 6.4. WIEDERVERWENDUNG VON LOGIK-GAT
Seite 37 und 38: 6.5. GEZIELTE SUCHE Abbildung 6.16:
Seite 39 und 40: 7 Fazit Das Reverse-Engineering von
Seite 41 und 42: [Noh08a] Karsten Nohl. Reverse-Engi
Seite 43 und 44: Abbildungsverzeichnis 3.1 Entfernen
Seite 45: A Lizenzbedingungen Diese Ausarbeit

reverse-engineering von logik-gattern in integrierten ... - Degate

Erfolgreiche ePaper selbst erstellen

Template löschen?

Als Template speichern?