reverse-engineering von logik-gattern in integrierten ... - Degate

Abbildungsverzeichnis
3.1 Entfernen von Thermoplasten mittels Aceton . . . . . . . . . . . . . 8
3.2 IC-Entkapselung durch Kochen in Kolophonium . . . . . . . . . . . . 10
3.3 Reinigung der Halbleiterplättchen im Ultraschallreiniger . . . . . . . 11
4.1 Unterätzung (Foto: Jan Krissler) . . . . . . . . . . . . . . . . . . . . 13
4.2 Poliermaschine Phoenix 4000 der Firma Buehler (Foto: Jan Krissler) . 14
5.1 Mikroskop (Foto: Jan Krissler) . . . . . . . . . . . . . . . . . . . . . 15
5.2 Bildausschnitt des Transistor-Layers eines Schaltkreises vom Typ Mi-
fare Classic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
6.1 n-Kanal- und p-Kanal-FET auf einem gemeinsamen Substrat . . . . . 19
6.2 n-Kanal-FET unter dem Mikroskop (Chip: Mifare Classic) . . . . . . 20
6.3 Drei p-Kanal-FETs in Reihenschaltung (Chip: Mifare Classic). . . . . 21
6.4 CMOS-Inverter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
6.5 Typenweise Anordnung von p- und n-Kanal-Transistoren zwischen den
Potentialschienen (Chip: Mifare Classic) . . . . . . . . . . . . . . . . 23
6.6 Der Materialabtrag beim Polieren der Chipoberfläche war nicht gleich-
mäßig. Dadurch ergibt sich eine Blick auf drei verschiedene Ebenen.
(Mifare Classic) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
6.7 CMOS-Inverter (Mifare Classic) . . . . . . . . . . . . . . . . . . . . 25
6.8 CMOS-NAND (Mifare Classic) . . . . . . . . . . . . . . . . . . . . 26
6.9 zu identifiziereder CMOS-Schaltkreis [Noh08a] . . . . . . . . . . . . 27
6.10 Rekonstruiertes Schaltbild des zu identifizierenden CMOS-Gatters . . 29
6.11 Schaltung eines Flipflops. Die angegebenen Zahlen geben an, welche
Transistoren bzw. Transistorenpaare zum Teilgatter beitragen. . . . . 30
40