beginner_de

Avr-Asm-Tutorial S. 61
Loop: ; Schleifenbeginn
sbiw R24,1 ; Doppelregisterwert um Eins verringern
brne Loop ; wenn nicht Null dann wieder Schleifenbeginn
Die Konstante c1 gibt wieder die Anzahl Schleifendurchläufe direkt an. Da in ein 16-Bit-Register
Zahlen bis 65535 passen, ist die Schleife 256 mal leistungsfähiger als ein einzelnes 8-Bit-Register.
Die Instruktion "SBIW R24,1" verringert das Doppelregister wortweise, d.h. nicht nur der Inhalt
von R24 wird um eins verringert, bei einem Unterlauf von R24 wird auch das nächsthöhere Register
R25 um Eins verringert. Das Doppelregister aus R24 und R25 (besser als R25:R24 benannt) eignet
sich für solche Schleifen besonders gut, weil die Doppelregister X (R27:R26), Y (R29:R28) und
Z (R31:R30) neben den 16-Bit-Operationen ADIW und SBIW auch noch andere Instruktionen kennen,
und daher für den schnöden Zweck einer Schleife zu schade sind und R25:R24 eben nur ADIW
und SBIW können.
Prozessortakte
Die Anzahl Prozessortakte, die die einzelnen Instruktionen benötigen, steht wieder in den Datenbüchern
der AVRs. Demnach ergibt sich für die 16-Bit-Schleife folgendes Bild:
.equ c1 = 50000 ; 0 Takte, macht der Assembler alleine
ldi R25,HIGH(c1) ; 1 Takt
ldi R24,LOW(c1) ; 1 Takt
Loop: ; Schleifenbeginn
sbiw R24,1 ; 2 Takte
brne Loop ; 2 Takte wenn nicht Null, 1 Takt bei Null
Damit setzt sich die Anzahl Takte folgendermaßen zusammen:
1. Laden: 2 Takte, Anzahl Durchläufe: 1 mal
2. Schleife mit Verzweigung an den Schleifenbeginn: 4 Takte, Anzahl Durchläufe: c1 - 1 mal
3. Schleife ohne Verzweigung an den Schleifenbeginn: 3 Takte, Anzahl Durchläufe: 1 mal
Damit ergibt sich die Anzahl Takte nt zu: nt = 2 + 4*(c1-1) + 3 oder mit aufgelöster Klammer zu: nt
= 2 + 4*c1 - 4 + 3 oder noch einfacher zu: nt = 4*c1 + 1.
Zeitverzögerung
Die Maximalzahl an Takten ergibt sich, wenn c1 zu Beginn auf 0 gesetzt wird, dann wird die
Schleife 65536 mal durchlaufen. Maximal sind also 4*65536+1 = 262145 Takte Verzögerung möglich.
Mit der Anzahl Prozessortakte von oben (c1=50000, nc=4*c1+1) und 1,2 MHz Takt ergibt sich
eine Verzögerung von 166,7 ms. Variable Zeitverzögerungen unterschiedlicher Länge sind manchmal
nötig. Dies kann z.B. der Fall sein, wenn die gleiche Software bei verschiedenen Taktfrequenzen
laufen soll. Dann sollte die Software so flexibel gestrickt sein, dass nur die Taktfrequenz geändert
wird und sich die Zeitschleifen automatisch anpassen. So ein Stück Software ist im Folgenden
gezeigt. Zwei verschiedene Zeitverzögerungen sind als Rechenbeispiele angegeben (1 ms, 100 ms).
;
; Verzoegerung 16-Bit mit variabler Dauer
;
.include "tn13def.inc"
;
; Hardware-abhaengige Konstante
;
.equ fc = 1200000 ; Prozessortakt (default)
;
; Meine Konstante