ALCATEL REVISTA DE TELECOMUNICACIONES - Archivo Digital ...

Revista de Telecomunicaciones de Alcatel - 4º trimestre de 2000Alcatel está desarrollando un conjuntode chips para VDSL basados enla transmisión FDD-DMT. El conjuntode chips se ha dimensionado paraque soporte velocidades totales dehasta 60 Mbit/s 6 , y será capaz de funcionaren los modos simétrico y asimétrico.El sistema tiene una anchurade banda analógica de 12 MHz yextrema flexibilidad con relación a laasignación de la banda de frecuencias.En especial, no sólo puedesoportar todos los planes de frecuenciasactualmente en consideraciónen los principales organismosde normalización (planes “997”,“998” y el flexible “plan Fx”), sinoque puede también programarsepara que soporte planes espectralesdiferentes con menor o mayornúmero de bandas de frecuencias.ASIC digital para VDSLAlcatel ha diseñado un ASIC(Circuito Integrado de AplicaciónEspecífica) digital que integra todala funcionalidad de un módem VDSLcon transmisión FDD-DMT basadoen ATM. El ASIC conecta por un ladodirectamente con el chip analógicoque se describirá en la secciónsiguiente y, por el otro lado, proporcionaun interfaz Utopia de nivel 1 ó2. Realiza todas las funciones quedependen del medio físico necesariaspara la transmisión FDD-DMT,así como las funciones PMS-TC(Physical Medium Specific–Transmission Convergence) y lasfunciones de la subcapa TPS-TC(Transport Protocol Specific–Transmission Convergence) deATM. El chip está diseñado para unavelocidad de muestreo de hasta 35,3millones de muestras por segundo yuna velocidad de símbolos DMT deaproximadamente 4 KHz. Está fabricadoutilizando tecnología CMOS de0,18 mm y 1,3 V. Se utilizan diferentesmodos y regiones de disminuciónde potencia para minimizar el consumode energía. El mismo ASICpuede utilizarse en la LT y en la NT.TopologíaLa Figura 6 muestra los bloques funcionalesde alto nivel del chip digital.Los bloques funcionales Utopia niveles1 y 2 llevan a cabo las funcionesde la capa física ATM. La subcapaTPS-TC de ATM realiza el desacoplamientode la velocidad de celdamediante la inserción de celdas vacías,la corrección de los errores de lacabecera y la sincronización de lasceldas, mientras que la subcapaPMS-TC proporciona corrección deerrores en recepción por medio decodificación (decodificación) Reed-Solomon e intercalación, así comoaleatorización (desaleatorización) ytramado (destramado).En el dominio de la frecuencia, a losdatos de entrada procedentes de lasubcapa PMS-TC se les hace corresponder,en primer lugar, tonos. Eltamaño de la constelación QAMpuede variar entre 2 puntos (1 bitio)y 2.048 puntos (11 bitios). En unaetapa posterior, los tonos se rotan(en el ROTOR) y se escalan paraPSD y control de sincronismos. Enrecepción, la secuencia de operacioneses la siguiente. En primer lugar,un cancelador de RFI suprime cualquierinterferencia de radio residual.A continuación, se lleva a cabo unaecualización y una corrección de sincronismotono a tono en el ecualizadoren el dominio de la frecuencia yen el ROTOR. Estas operacionesconsisten en una única multiplicaciónen el campo complejo por tono.Finalmente, se hace la correspondenciainversa de los tonos pararecuperar los datos transmitidos.Solamente tienen que procesarse lostonos que realmente llevan datos(en el sentido de transmisión o derecepción).La (I)FFT convierte los datos deldominio del tiempo al dominio de lafrecuencia, y viceversa. En el sentidode transmisión, el cálculo en eldominio del tiempo (extremo DSP)consiste en la ampliación cíclica delsímbolo DMT y en la ventanización.En el sentido de recepción, las operacionesson la eliminación del prefijocíclico y la ventanización. Las longitudesdel prefijo y sufijo cíclicosson programables.El convertidor Paralelo/Serie (P/S)convierte los datos en paralelo almacenadosinternamente en la unidadde entrada del DSP (Procesador deSeñal Digital) en un flujo de muestrasen serie que se conecta al DAC(Convertidor Digital/Analógico). Elconvertidor Serie/Paralelo (S/P) realizala operación inversa sobre elflujo de salida del ADC (ConvertidorAnalógico/Digital).El DPLL (Bucle Digital Enclavado enFase), que asegura la sincronización,recibe la entrada desde el descorrespondedory proporciona una salidapara la corrección del sincronismo alROTOR en los caminos de transmisióny de recepción y a la unidad deentrada del DSP.Una unidad de tiempos programableasegura la secuencia y el sincronismocorrectos de las operaciones del chip.El “cerebro” del módem es el núcleodel procesador ARM720TDMI incorporadoen el mismo, en el que corre elsoftware que controla y supervisa elfuncionamiento del módem. Ésteincluye el código para la inicializacióndel sistema y para el funcionamientodurante la fase posterior a la inicializacióncuando se están transmitiendodatos.IFFT/FFTLas máquinas IFFT y FFT, que son elcorazón del sistema, realizan, respectivamente,la modulación y lademodulación DMT. La FFT y laIFFT se llevan a cabo con 4 K(4.096) tonos complejos (8.192muestras reales en el dominio deltiempo), incluso si la anchura debanda eficaz del sistema se limita a12 MHz (correspondiente al tono6 En ausencia de perturbadores, el sistema debería ser capaz, incluso, de proporcionar velocidades de bitios simétricas de hasta 52 Mbit/s en bucles cortos.283