ALCATEL REVISTA DE TELECOMUNICACIONES - Archivo Digital ...

Revista de Telecomunicaciones de Alcatel - 4º trimestre de 2000ASIC analógicoDACTxExcitadorde líneaPGAHíbrida1erorden TxFPBLógica decontrolLógica desintonizaciónGeneradorde relojRxFiltropasoaltoTx+RxdivisorADC1erordenLNAFPBFiltropasobajoISDNPOTSRxFigura 8 – Diagrama de bloques de la unidad analógica de entradaviación instantánea de fase se filtraen un DPLL totalmente programable.La desviación de frecuencia estimadaa la salida del DPLL se integray se suministra como entrada alROTOR de transmisión y al ROTORde recepción, que corrigen la fase entodos los tonos (excepto en lostonos piloto). Si la salida del integrador(es decir, la entrada al ROTOR)supera un umbral positivo o negativoprogramable, se salta una muestra ose rellena con una muestra vacía, yla entrada de cada uno de losROTOR se corrige adecuadamente.Unidad de entrada analógicadel VDSLLa unidad de entrada analógica combinaun consumo bajo de energía conun alto grado de integración, satisfaciendolas exigencias de una transmisióny recepción apropiadas de laseñal en toda la anchura de banda de12 MHz de la VDSL. Diseñada paraexcitar una potencia de 11,5 dBm enuna carga de 135 W, la unidad deentrada puede utilizarse en la mayoríade los escenarios VDSL demandados.Puesto que la duplexación digitalde frecuencias es inherente a latransmisión Zipper, no se utilizan filtrosanalógicos de duplexación queconsumen energía y ocupan espacio.De esta forma, se obtiene una asignaciónde banda totalmente flexible.Los convertidores de datos, losamplificadores de ganancia variabley los generadores de reloj se integranen un único chip analógico queutiliza tecnología BiCMOS de 0,35mm. El ASIC necesita una alimentaciónde 3,3 V (±10%) y funciona enel margen ampliado de temperaturasindustriales (-40 a +85 °C).TopologíaLa Figura 8 muestra la topología dela unidad de entrada analógica.El ASIC analógico consta básicamentede un camino de transmisión parala generación de la señal y de uncamino de recepción para la recepciónde la misma. El excitador delínea es el único componente activoexterno al chip. Un circuito híbridosepara las señales emitida y recibidamientras que implementa una terminaciónde línea de 135 W. Entre lahíbrida y el divisor, un único filtropaso bajo realiza tanto la función deantisolape (en recepción) como deatenuación de imagen (en transmisión).El divisor consta de dos partes.Un filtro paso alto elimina cualquierseñal telefónica o de la RDSIen el camino de recepción de laVDSL y proporciona aislamiento deCC mediante un transformador delínea. Un filtro paso bajo bloquea laseñal VDSL para proteger los circuitosRDSI y de servicios POTS y filtrala componente de alta frecuencia delos servicios POTS o RDSI.Convertidores de datosEl DAC y el ADC presentan un ruidoequivalente a casi 13 bitios a una velocidadde muestreo de 35,3 millonesde muestras por segundo. Debido alas grandes variaciones en la impedanciade línea, el circuito híbridosólo rechazará la señal transmitida enel camino de recepción entre 15 a 20285