Revista de Telecomunicaciones de Alcatel - 4º trimestre de 2000Alcatel está desarrollando un conjuntode chips para VDSL basados enla transmisión FDD-DMT. El conjuntode chips se ha dimensionado paraque soporte velocidades totales dehasta 60 Mbit/s 6 , y será capaz de funcionaren los modos simétrico y asimétrico.El sistema tiene una anchurade banda analógica de 12 MHz yextrema flexibilidad con relación a laasignación de la banda de frecuencias.En especial, no sólo puedesoportar todos los planes de frecuenciasactualmente en consideraciónen los principales organismosde normalización (planes “997”,“998” y el flexible “plan Fx”), sinoque puede también programarsepara que soporte planes espectralesdiferentes con menor o mayornúmero de bandas de frecuencias.ASIC digital para VDSLAlcatel ha diseñado un ASIC(Circuito Integrado de AplicaciónEspecífica) digital que integra todala funcionalidad de un módem VDSLcon transmisión FDD-DMT basadoen ATM. El ASIC conecta por un ladodirectamente con el chip analógicoque se describirá en la secciónsiguiente y, por el otro lado, proporcionaun interfaz Utopia de nivel 1 ó2. Realiza todas las funciones quedependen del medio físico necesariaspara la transmisión FDD-DMT,así como las funciones PMS-TC(Physical Medium Specific–Transmission Convergence) y lasfunciones de la subcapa TPS-TC(Transport Protocol Specific–Transmission Convergence) deATM. El chip está diseñado para unavelocidad de muestreo de hasta 35,3millones de muestras por segundo yuna velocidad de símbolos DMT deaproximadamente 4 KHz. Está fabricadoutilizando tecnología CMOS de0,18 mm y 1,3 V. Se utilizan diferentesmodos y regiones de disminuciónde potencia para minimizar el consumode energía. El mismo ASICpuede utilizarse en la LT y en la NT.TopologíaLa Figura 6 muestra los bloques funcionalesde alto nivel del chip digital.Los bloques funcionales Utopia niveles1 y 2 llevan a cabo las funcionesde la capa física ATM. La subcapaTPS-TC de ATM realiza el desacoplamientode la velocidad de celdamediante la inserción de celdas vacías,la corrección de los errores de lacabecera y la sincronización de lasceldas, mientras que la subcapaPMS-TC proporciona corrección deerrores en recepción por medio decodificación (decodificación) Reed-Solomon e intercalación, así comoaleatorización (desaleatorización) ytramado (destramado).En el dominio de la frecuencia, a losdatos de entrada procedentes de lasubcapa PMS-TC se les hace corresponder,en primer lugar, tonos. Eltamaño de la constelación QAMpuede variar entre 2 puntos (1 bitio)y 2.048 puntos (11 bitios). En unaetapa posterior, los tonos se rotan(en el ROTOR) y se escalan paraPSD y control de sincronismos. Enrecepción, la secuencia de operacioneses la siguiente. En primer lugar,un cancelador de RFI suprime cualquierinterferencia de radio residual.A continuación, se lleva a cabo unaecualización y una corrección de sincronismotono a tono en el ecualizadoren el dominio de la frecuencia yen el ROTOR. Estas operacionesconsisten en una única multiplicaciónen el campo complejo por tono.Finalmente, se hace la correspondenciainversa de los tonos pararecuperar los datos transmitidos.Solamente tienen que procesarse lostonos que realmente llevan datos(en el sentido de transmisión o derecepción).La (I)FFT convierte los datos deldominio del tiempo al dominio de lafrecuencia, y viceversa. En el sentidode transmisión, el cálculo en eldominio del tiempo (extremo DSP)consiste en la ampliación cíclica delsímbolo DMT y en la ventanización.En el sentido de recepción, las operacionesson la eliminación del prefijocíclico y la ventanización. Las longitudesdel prefijo y sufijo cíclicosson programables.El convertidor Paralelo/Serie (P/S)convierte los datos en paralelo almacenadosinternamente en la unidadde entrada del DSP (Procesador deSeñal <strong>Digital</strong>) en un flujo de muestrasen serie que se conecta al DAC(Convertidor <strong>Digital</strong>/Analógico). Elconvertidor Serie/Paralelo (S/P) realizala operación inversa sobre elflujo de salida del ADC (ConvertidorAnalógico/<strong>Digital</strong>).El DPLL (Bucle <strong>Digital</strong> Enclavado enFase), que asegura la sincronización,recibe la entrada desde el descorrespondedory proporciona una salidapara la corrección del sincronismo alROTOR en los caminos de transmisióny de recepción y a la unidad deentrada del DSP.Una unidad de tiempos programableasegura la secuencia y el sincronismocorrectos de las operaciones del chip.El “cerebro” del módem es el núcleodel procesador ARM720TDMI incorporadoen el mismo, en el que corre elsoftware que controla y supervisa elfuncionamiento del módem. Ésteincluye el código para la inicializacióndel sistema y para el funcionamientodurante la fase posterior a la inicializacióncuando se están transmitiendodatos.IFFT/FFTLas máquinas IFFT y FFT, que son elcorazón del sistema, realizan, respectivamente,la modulación y lademodulación DMT. La FFT y laIFFT se llevan a cabo con 4 K(4.096) tonos complejos (8.192muestras reales en el dominio deltiempo), incluso si la anchura debanda eficaz del sistema se limita a12 MHz (correspondiente al tono6 En ausencia de perturbadores, el sistema debería ser capaz, incluso, de proporcionar velocidades de bitios simétricas de hasta 52 Mbit/s en bucles cortos.283
VDSL: transmisión de datos sobre pares de cobre a la misma velocidad que sobre fibraIútil para mantener el estado latentedel intercalador y de la correcciónde ráfagas de errores dentro de ciertoslímites, aunque varíe la velocidadde bitios [11].MtFigura 7 – Intercalador triangular2.783). La FFT/IFFT puede descomponerseen “butterflies” complejasen base-2, base-4, base-16 y de resoluciónespecial, para convertirnúmeros complejos a reales, o viceversa.La realización se basa en unaunidad doble aritmético-lógica dedicaday canalizada (similar a la descritaen [10]) en la que ambas unidadespueden realizar “butterflies” debase-16, de base-4, de base-2 y deresolución especial.Cancelación de la RFILa supresión de la interferencia deradio se realiza en dos etapas: ventanizaciónen el receptor, y despuésprocesamiento de la FFT y supresiónde la RFI residual en el dominiode la frecuencia. La ventanización enel receptor reduce el número de portadorasdegradadas por la señal RFIa sólo unos pocos tonos. El ajuste deltamaño de la constelación medianteel intercambio de bitios (durante lainicialización o después) normalmentecompensa cualquier degradaciónlocal de la relación señal/ruido.Solamente las interferencias deradio fuertes (de radioaficionados)requieren un procesamiento adicionaltras la transformación FFT.El cancelador de RFI en el dominiode la frecuencia supervisa continuamentecuatro bandas de radio (aficionados)predefinidas. Tan prontocomo se detecta cualquier RFI, seestiman su posición, envolvente(amplitud) instantánea y fase pormedio de tonos “antena” que no llevandatos. Utilizando esta informaciónse calcula y se compensa la dis-torsión de los tonos vecinos. El canceladorde RFI trabaja en tiemporeal, lo que significa que la detección,la estimación y la supresión dela RFI se hace símbolo a símboloDMT. El cancelador es capaz desuprimir simultáneamente dos fuertesperturbadores de radio de bandaestrecha. En combinación con laventanización reduce la interferenciaen 40 a 50 dB.Corrección de erroresen recepciónSe utiliza un codificador Reed-Solomon (RS) totalmente programablepara protección contra erroresaleatorios y ráfagas de errores. Elnúmero de octetos de datos y decomprobación puede programarsedesde 2 a 255 octetos y desde 0 a 16octetos, respectivamente. Se utilizaun intercalador triangular paraaumentar la protección contra ráfagasde errores mediante la dispersiónde los errores a un cierto número depalabras código RS. Los parámetros Iy M (ver Figura 7) del intercaladorson también programables dentro delos márgenes 1 a 63 octetos para I, y2 a 63 octetos para M.En el camino del receptor, un decodificadorRS programable y un desintercaladorrealizan las operacionesinversas. Dos bloques de RAM(Memoria de Acceso Aleatorio) de32 Kbytes incorporados en el chiprealizan las funciones de intercaladoy desintercalado. La implementaciónpermite adaptar los parámetros del(des)intercalador y del (de)codificadorRS sin pérdida de datos. Esto esSubcapa TPS-TC de ATMDentro del chip se implementa unainterfaz esclava Utopia de niveles 1 y2. En el sentido de transmisión, puedenaplicarse las siguientes funcionesde la subcapa ATM TC: inserciónde celda vacía, aleatorización de lacarga útil, y generación del controlde errores en la cabecera. En el sentidode recepción se proporcionanfunciones básicas de celdas ATM,tales como delineación de celdas,detección y corrección de errores enla cabecera, desaleatorización de lacarga útil y filtrado de las celdasvacías/no asignadas.Recuperación del sincronismoEn la LT, se utiliza un reloj fijo paratransmisión y recepción. La recuperacióndel sincronismo de la muestrasólo se realiza en el lado de la NT. Enla NT, se mide y se compensa la desviaciónde frecuencia entre el relojde la LT y el reloj de la NT. Lacorrección se aplica en dos etapas.Parte de la corrección se realiza enla NT mediante ajuste fino del VCXO(Oscilador de Cristal Controladomediante Tensión). Cualquier errorresidual de frecuencia, que típicamenteserá inferior a 2 ppm, se corrigedespués en la NT mediante lacombinación de muestras de rellenoo saltadas en el dominio del tiempo,y de correcciones de fase en el dominiode la frecuencia [12]. Estascorrecciones se aplican tanto en elsentido de transmisión como derecepción para asegurar la sincronizaciónen el tiempo entre señalesque viajan en sentidos opuestos.La desviación de frecuencia entre losrelojes de transmisión de la LT y derecepción de la NT se mide observandouno o más tonos piloto en elbloque de supervisión situado despuésdel descorrespondedor. La des-284