KOMPRESI CITRA JPEG BERBASIS FPGA XILINX SPARTAN-3E ...

84atau pemulihan citra tersebut dibandingkan dengan data sumber yang semula.Hasil perbandingan untuk blok-0 berukuran 8x8 ditampilkan pada Tabel 4.9. Citrayang digunakan untuk analisis ini adalah citra pada Gambar 4.1. BerdasarkanTabel 4.9, selisih pada beberapa data dekompresi dengan citra asli cukup besar.Untuk melihat pengaruhnya terhadap citra, pengamatan harus dilakukan pada citrayang sesungguhnya. Dengan ukuran citra yang besar (lebih dari 40x40), simulatorXilinx ISE sudah mengalami penurunan unjuk kerja, karena itu, pengujian harusdilakukan secara hardware menggunakan FPGA yang sudah dikonfigurasi denganrangkaian penyandi JPEG.Gambar 4.15 Screenshot teks file hasil simulasi kompresi4.2. Pengujian HardwareSetelah melalui simulasi, sistem dapat diimplementasikan pada FPGA.FPGA yang digunakan adalah Xilinx Spartan 3E seri XC3S500E. Hasil sintesisrangkaian dari VHDL oleh Xilinx ISE 10 menghasilkan beberapa output. Outputpertama adalah utilisasi rangkaian dalam FPGA. Utilisasi memberi informasijumlah gerbang, slice, dan komponen FPGA lainnya. Output kedua adalahinformasi pewaktuan. Informasi ini memberi ketentuan mengenai frekuensimaksimal yang dapat dipakai dan propagation delay terbesar yang didapat.84