Bez tytu³u-4 - Serwis Elektroniki

Odbiorniki SAT Amstrad: SRX310/320, SRD510/52028 27 262 6 bitIC :32/33prog.bus 5 bitsdividerQuarzosc.14. Zespó³ sterowaniaPraca odbiornika jest kontrolowana za pomoc¹ mikroprocesoraIC5 (68HC05C9), wspó³pracuj¹cego z pamiêci¹ danychEEPROM zrealizowan¹ na uk³adzie IC4. Komunikacja mikroprocesoraz pamiêci¹ EEPROM odbywa siê przy pomocy szeregowegointerfejsu I 2 C. Czêstotliwoœæ zegarowa mikroprocesorawynosi 4MHz i jest stabilizowana rezonatorem kwarcowymXL9. Sygna³ z tego oscylatora za poœrednictwem separatoraz tranzystorem TR40 doprowadzany jest równie¿ do uk³adusyntezy czêstotliwoœci PLL, systemu strojenia g³owicy orazdo procesora fonii TDA6160-2X. Funkcjê RESET spe³nia obwódz³o¿ony z: D2, R43 i C45 przy³¹czony do n.1 mikroprocesora.Opis funkcji wyprowadzeñ mikroprocesora IC5 przedstawionow tabeli 4.Uwaga: W odbiornikach Amstrad SRX310 i SRX320 stosowaneby³y mikroprocesory z programem AMS41565, natomiastpamiêci EEPROM o oznaczeniu 24C08/10P.13CH2INPUT14BYPASS2+Vs2Referencedivider:40020k3AMPCH2 CH1CH2 ID OUTPUT OUTPUT12 11 420kgm+-PD41.2V 30k25 24 23 22 21 20 19 18 17 16 15-+5VCOChipaddress+Vs1+f sound IFOPAMPA V = 26OPAMP700-+CH1 IO V+3120kgm+-27k-PK DET+1.2V 905AMP6GAIN8GAIN9PEAKOUTPUT AMP AMP DETECTORINPUT OUTPUT INPUT6Rys.1. Schemat blokowy uk³adu TDA6160-2X.20kVTO1CONVE-RTER10PEAKDETECTOROUTPUT7GNDRys.2. Schemat blokowy uk³adu LM1894N.78AF I9+Vs1FI I10AF II11 12FI II+Vs1FI III1314AF III2CH1INPUTTabela 3. Opis funkcji nó¿ek uk³adu TDA6160-2XNrOpis funkcji1 Oscylator kwarcowy o czêstotliwoœci 4MHz2 Wyjœcie PD / wejœcie ca³kuj¹ce (f REF ,f Cy )3456, 78Wyjœcie ca³kuj¹ce V D . Napiêcie po sca³kowaniuprzez elementy R202 i C31 przestraja diodêpojemnoœciow¹ D1Generator przestrajany napiêciowo VCO. Zewnêtrznyobwód VCOstanowi¹: L10,C34iD1Adresowanie prze³¹czania uk³adu CA (niewykorzystanew odbiorniku SRX320)Obwód demodulatora IF-1. Obwód demodulatora dlakana³u monofonicznego z elementami: XL6, L6 i R41Wyjœcie 1 m.cz. Wyjœcie sygna³u audio dla kana³umonofonicznegoObwód demodulatora IF-2. Obwód demodulatora dla9, 10 kana³u prawego toru stereofonicznego z elementami:XL7, L5 i R3911 Wyjœcie2m.cz.Wyjœcie sygna³u audio dla kana³uprawegoObwód demodulatora IF-3 Obwód demodulatora dla12, 13 kana³u lewego toru stereofonicznego z elementami:XL8, L4 i R4014 Wyjœcie3m.cz.Wyjœcie sygna³u audio dla kana³u lewego15Wejœcie 3 p.cz. Sygna³ p.cz. o czêstotliwoœci œrodkowej10.7MHz (tor stereofoniczny)16 Zasilanie czêœci analogowej Vs17Wejœcie 2 p.cz. Sygna³ p.cz. o czêstotliwoœci œrodkowej10.52MHz (tor stereofoniczny)18 Masa analogowa19Wejœcie 1 p.cz. Sygna³ p.cz. o czêstotliwoœci œrodkowej10.7MHz (tor monofoniczny szerokopasmowy)20 P.cz. odniesienia21 Wyjœcie 2 mieszacza (dla toru monofonicznego)22 Wyjœcie 1 mieszacza (dla toru stereofonicznego)23 Wejœcie odniesienia mieszacza24 Wejœcie mieszacza (sterowane sygna³em baseband)25 Masa czêœci cyfrowej26 Zasilanie czêœci cyfrowej uk³adu napiêciem Vs27 Szyna zegara SCL magistrali I 2 C28 Szyna danych SDA magistrali I 2 C5. Panel czo³owy odbiornikaPanel czo³owy odbiorników SRX320/SRD520 zawiera:dwucyfrowy wyœwietlacz LED (IC4), sterowniki wyœwietlaczaIC2 i IC3 (stanowi¹ce 8-bitowe z szeregowym wejœciem irównoleg³ym wyjœciem rejestry przesuwne), odbiornik podczerwieniIC1, wskaŸniki diodowe LED - D1 (standby) i D2(ON) oraz przyciski klawiatury lokalnej (S1÷S8).Poszczególne segmenty cyfr wyœwietlacza LED s¹ sterowanez mikroprocesora za pomoc¹ 8-bitowych rejestrów przesuwnychz szeregowymi wejœciami oraz równoleg³ymi wyjœciami,zrealizowanymi przy pomocy uk³adów IC2 i IC3. Wejœciazegarowe tych uk³adów (CLK) s¹ sterowane sygna³emLEDCLK, natomiast ich szeregowe wejœcia informacyjne (A iB) s¹ sterowane sygna³em LEDDATA. Sygna³y LEDCLK iLEDDATA s¹ doprowadzane bezpoœrednio z portów wyjœciowychmikroprocesora IC5.Panel czo³owy odbiornika SRD510 nie zosta³ wyposa¿onyw wyœwietlacz LED oraz w uk³ady nim steruj¹ce.40 SERWIS ELEKTRONIKI 4/2002