Bez tytu³u-4 - Serwis Elektroniki

Odtwarzacz MP-3 Samsung Yepp YP-NDU32/64STabela 1.Opis wyprowadzeñ dekodera MP-3 MAS3507DPQFP44-pinPLCC44-pinNazwaTypPod³¹czenie(o ile nie jestu¿ywane)1 6 TE IN VSS Zezwolenie na test2 5 POR IN VDD Reset (aktywne – stan niski)3 4 I2CC IN VDD I 2 C – szyna zegarowa4 3 I2CD IN/OUT VDD I 2 D – szyna danych5 2 VDD SUPPLY X Zasilanie (+) czêœci cyfrowej6 1 VSS SUPPLY X Masa czêœci cyfrowej7 44 DCEN IN XZezwolenie na pracê konwertera DC/DC lub kontrolê napiêcia, jeœli wymagatego praca procesora8 43 EOD OUT LV PIO End of DMA (aktywne – stan niski)9 42 RTR OUT LV PIO Ready to Ready (aktywne – stan niski)10 41 RTW OUT LV PIO Ready to Write (aktywne – stan niski)11 40 DCSG SUPPLY VSS Masa tranzystora konwertera DC12 39 DCSO OUT VSS Dren (open) tranzystora konwertera DC13 38 VSENS IN VDD Wejœcie pêtli sprzê¿enia dla konwertera DC/DC14 37 PR IN X PIO DMA Request or Read/Write15 36 PCS IN X PIO Chip Select (aktywne – stan niski)16 35 PI19 IN/OUT LV PIO Data [19] (wymagane w trybie pracy multimedialnej)17 34 PI18 IN/OUT LV PIO Data [18] (zarezerwowane: MPEG header bit 11 – MPEG IDex)18 33 PI17 IN/OUT LV PIO Data [17] (zarezerwowane: MPEG header bit 12 – MPEG ID)19 32 PI16 IN/OUT LV PIO Data [16] (SIC) (alternatywne wejœcie dla SIC)20 31 PI15 IN/OUT LV PIO Data [15] (SII) (alternatywne wejœcie dla SII)21 30 PI14 IN/OUT LV PIO Data [14] (SID) (alternatywne wejœcie dla SID)22 29 PI13 IN/OUT LV PIO Data [13] (MPEG header bit 13 – Layer ID)23 28 PI12 IN/OUT LV PIO Data [14] (MPEG header bit 14 – Layer ID)24 27 SOD (PI11) OUT X Serial Output Data25 26 SOI (PI10) OUT X Serial Output Frame Identification26 25 SOC (PI9) IN/OUT Serial Output Clock27 24 PI8INOUTXStart-up: Clock output scaler on/offOperation: MPEG CRC error28 23 XVDD SUPPLY X Dodatnie zasilanie buforów wyjœciowych29 22 XVSS SUPPLY X Masa buforów wyjœciowych30 21 SID (PI7) IN X Serial Input Data31 20 SII (PI6) IN X Serial Input Frame Identification32 19 SIC (PI5) IN X Serial Input Clock33 18 PI434 17 PI335 16 PI236 15 PI137 14 PI0INOUTINOUTINOUTINOUTINOUTXXXXXOpisStart-up: Select CLKI frequency 14.725/14.592MHzOperation: MPEG-Frame SyncStart-up: Enable Layer 3 / Disable Layer 2 decodingOperation: MPEG header bit 20 (Sampling Frequency)Start-up: Enable Layer 2 / Disable Layer 3 decodingOperation: MPEG header bit 21 (Sampling Frequency)Start-up: SDO: Select 32 bit mode / 16 bit I 2 S modeOperation: MPEG header bit 30 (Emphasis)Start-up: Select Multimedia mode / Broadcast modeOperation: MPEG header bit 31 (Emphasis)38 13 CLKO OUT LV Wyjœcie zegara dla konwertera D/A39 12 PUP OUT LV Procedura startowa – status kontroli napiêcia40 12 WSEN IN X Decoder Enable: Enable DSP operation41 10 WRDY OUT LV Decoder Operation Ready42 9 AVDD SUPPLY VDD Zasilanie czêœci analogowej43 8 CLKI IN X Wejœcie czêstotliwoœci zegara44 7 AVSS SUPPLY VSS Masa czêœci analogowejrellel Input/Output) na potrzeby monitorowania i wyboru trybupracy. W trakcie procedury startowej nastêpuje odczytanie stanuna wyprowadzeniach PI0÷PI4 i PI8, które musz¹ byæ pod³¹czonepoprzez rezystor do masy lub do napiêcia zasilaj¹cego.Schemat blokowy uk³adu UDA1360TS pokazano na rys. 6, a wtabeli 2 zamieszczono opis jego wyprowadzeñ.SERWIS ELEKTRONIKI 12/2002 53