×
Your ePaper is waiting for publication!
By publishing your document, the content will be optimally indexed by Google via AI and sorted into the right category for over 500 million ePaper readers on YUMPU.
This will ensure high visibility and many readers!
PUBLISH DOCUMENT
No, I renounce more range.
You can find your publication here:
Share your interactive ePaper on all platforms and on your website with our embed function
⬤
⬤
Create successful ePaper yourself
Turn your PDF publications into a flip-book with our unique Google optimized e-Paper software.
第一章<br />
介绍<br />
数字I/O信号处理方法概要<br />
I/O性能极限<br />
输入/输出(I/O)在计算机和工业应用中一直扮演着关键角色。但是,随着信号处理越来越复杂,<br />
I/O通信会变得不可靠。在早期的并行I/O总线中,接口的数据对齐问题影响着与外部设备的有效<br />
通信。并且,随着更高的传输速度在数字设计中日渐普及,对信号延迟的管理也变得困难重重。<br />
针对I/O的数字设计解决方案<br />
数字电路设计者采用了一系列方法来提高信号速度和消除I/O问题。例如,采用差分信号处理来<br />
提高芯片间的通信速度。信号同步、源同步和自同步之类的设计方法改善了内部IC(集成电路)<br />
通信,在满足计算机行业所需速度的前提下,提供了可靠的输入/输出。<br />
千兆位级串行技术介绍<br />
图1-1为典型的数字信号。<br />
图1-1:标准数字信号<br />
XILINX • 1
关于作者 Abhijit Athavale Abhijit Athavale是Xilinx公司连接功能解决方案部市场营销经理,其职责包括为公司的高速串行和并行 连接功能产品完成战略开发、产品定位和营销计划。自1995年加入Xilinx以来,他担任过营销、应用和 软件工程方面的多种职务。之前,Athavale曾任Meltron公司研发工程师之职,主要设计通信产品。他 拥有印度旁尼大学电子工程学士学位和德克萨斯农业大学电子工程硕士学位。他是一名很有造诣的演说 家和作家,发表了数篇论文。 Carl Christensen Carl从事硬件和软件设计已超过16年,目前专攻用于Thomson(品牌名称,包括RCA、Technicolor和 Grass Valley)的领先FPGA设计和系统架构。 Carl的著作包括在Synopsys User Group大会(SNUG)、全国广播工作者联合会(NAB)大会和Xilinx 专家级用户座谈会上发表的技术论文。目前,他拥有前向纠错和广播传送系统领域的16项专利/应用。 Carl拥有犹他州立大学电子工程学士学位,并在计算机科学方面取得了优异成绩,曾在行业内和大学中 传授HDL设计和编程课程。 序言 Xilinx xi
第一章 介绍 数字I/O信号处理方法概要 I/O性能极限 输入/输出(I/O)在计算机和工业应用中一直扮演着关键角色。但是,随着信号处理越来越复杂, I/O通信会变得不可靠。在早期的并行I/O总线中,接口的数据对齐问题影响着与外部设备的有效 通信。并且,随着更高的传输速度在数字设计中日渐普及,对信号延迟的管理也变得困难重重。 针对I/O的数字设计解决方案 数字电路设计者采用了一系列方法来提高信号速度和消除I/O问题。例如,采用差分信号处理来 提高芯片间的通信速度。信号同步、源同步和自同步之类的设计方法改善了内部IC(集成电路) 通信,在满足计算机行业所需速度的前提下,提供了可靠的输入/输出。 千兆位级串行技术介绍 图1-1为典型的数字信号。 图1-1:标准数字信号 XILINX • 1
Page 1 and 2: 连接功能解决方案 1.0版 轻 Page 3 and 4: 轻松实现高速串行 I/O © 200 Page 5 and 6: 轻松实现高速串行 I/O iv Page 7 and 8: 轻松实现高速串行 I/O vi Xi Page 9 and 10: 轻松实现高速串行 I/O viii Page 11: 轻松实现高速串行 I/O 技巧 Page 15 and 16: 介绍 并行技术竭力适应新 Page 17 and 18: 介绍 随着IC通信速度的提 Page 19 and 20: 图1-10:源同步时序模型 介 Page 21 and 22: 串并转换 串并转换与并串 Page 23 and 24: 第二章 为何需要千兆位串 Page 25 and 26: 图2-2:采用解串行化和串行 Page 27 and 28: 表2-1给出了2种方式下所需 Page 29 and 30: 板到板/背板 为何需要千兆 Page 31 and 32: 第三章 技术 实现千兆位串 Page 33 and 34: 基本工作原理和总体框图 Page 35 and 36: 为何SERDES速度如此之快? 图 Page 37 and 38: 图3-6 多重相位提取电路的 Page 39 and 40: 控制字符 表 3-3列出了12个 Page 41 and 42: K表示控制字符。3位转化为 Page 43 and 44: 通常,因为存在不允许的数 Page 45 and 46: 常用的0位宽符号是t(结尾) Page 47 and 48: 低开销的代价是更长的对 Page 49 and 50: 图3-18给出了一些最新发布 Page 51 and 52: 等时同步(isochronous):频率匹 Page 53 and 54: 图3-20给出了一个CML型的驱 Page 55 and 56: 如果串行流包含多个比特 Page 57 and 58: 眼图:数字采样示波器上通 Page 59 and 60: 如果给定线路的长度以及 Page 61 and 62: 图 3-35 均衡系统频率响应 Page 63 and 64: 一些高端电缆有均衡化的
Page 65 and 66: 主要有三个原因: 1. 宇宙射
Page 67 and 68: SERDES 技术促进 I/O 设计的
Page 69 and 70: 轻松实现高速串行 I/O •
Page 71 and 72: 轻松实现高速串行 I/O • PI
Page 73 and 74: 轻松实现高速串行 I/O •
Page 75 and 76: 轻松实现高速串行 I/O •
Page 77 and 78: 轻松实现高速串行 I/O • TD
Page 79 and 80: 轻松实现高速串行 I/O • 68
Page 81 and 82: 轻松实现高速串行 I/O • ES
Page 83 and 84: 轻松实现高速串行 I/O •
Page 85 and 86: 轻松实现高速串行 I/O •
Page 87 and 88: 轻松实现高速串行 I/O •
Page 89 and 90: 轻松实现高速串行 I/O •
Page 91 and 92: 轻松实现高速串行 I/O •
Page 93 and 94: 轻松实现高速串行 I/O •
Page 95 and 96: 轻松实现高速串行 I/O •
Page 97 and 98: 轻松实现高速串行 I/O •
Page 99 and 100: 轻松实现高速串行 I/O • 88
Page 101 and 102: 轻松实现高速串行 I/O •
Page 103 and 104: 轻松实现高速串行 I/O •
Page 105 and 106: 轻松实现高速串行 I/O •
Page 107 and 108: 轻松实现高速串行 I/O •
Page 109 and 110: 轻松实现高速串行 I/O •
Page 111 and 112: 轻松实现高速串行 I/O •
Page 113 and 114: 第5章 Xilinx—您的设计合作
Page 115 and 116: 信号完整性中心 XILINX—您
Page 117 and 118: Xilinx—强大的设计合作伙
Page 119 and 120: 附录 A SERDES 示例资料 ——
Page 121 and 122: SERDES 示例资料—RocketIO X
Page 123 and 124: 可用端口 SERDES 示例资料—
Page 125 and 126: SERDES 示例资料—RocketIO X
Page 127 and 128: SERDES 示例资料—RocketIO X
Page 129 and 130: 表1-4 设计原型端口(续) 输
Page 131 and 132: 表1-5 RocketIO X 收发器属性(
Page 133 and 134: 表1-5 RocketIO X 收发器属性(
Page 135 and 136: 表1-5 RocketIO X 收发器属性(
Page 137 and 138: 和数据位 TXDATA[7:0]相关联
Page 139 and 140: 接收结构 SERDES 示例资料—
Page 141 and 142: ·POWERDOWN ·RXRESET ·TXRESET S
Page 143 and 144: 表1-10 数据宽度,时钟比例(
Page 145 and 146: SERDES 示例资料—RocketIO X
Page 147 and 148: TXCHARISK SERDES 示例资料—Roc
Page 149 and 150: SERDES 示例资料—RocketIO X
Page 151 and 152: SERDES 示例资料—RocketIO X
Page 153 and 154: 表1-15 数据对齐(续) ENMCOMMAA
Page 155 and 156: 表1-17 发送端64b/66b编码器
Page 157 and 158: G(x) = 1 + x39 + x58 SERDES 示例
Page 159 and 160: 图1-11 块同步状态机 SERDES
Page 161 and 162: 时钟修正序列 SERDES 示例资
Page 163 and 164: 01020304 05060708 000000FF 01020304
Page 165 and 166: SERDES 示例资料—RocketIO X
Page 167 and 168: 事件指示 SERDES 示例资料—
Page 169 and 170: SERDES 示例资料—RocketIO X
Page 171 and 172: 附录 B 8b/10b 列表 本信息来
Page 173 and 174: 表1-1: 有效数据字符(续) 数
Page 175 and 176: 表1-1: 有效数据字符(续) 数
Page 177 and 178: 表1-1: 有效数据字符(续) 数
Page 179 and 180: 表1-1: 有效数据字符(续) 数
Page 181 and 182: 表1-1: 有效数据字符(续) 数
Page 183 and 184: 附录 C 两种不同的 FPGA-to-FP
Page 185 and 186: 两种不同的 FPGA -TO-FPGA 数
Page 187 and 188: 两种不同的 FPGA -TO-FPGA 数
Page 189 and 190: 两种不同的 FPGA -TO-FPGA 数
Page 191 and 192: 两种不同的 FPGA -TO-FPGA 数
Page 193 and 194: 高速链路的问题和解决方
Page 195 and 196: 两种不同的 FPGA -TO-FPGA 数
Page 197 and 198: 附件D 术语表 术语表 4b/5b:
Page 199 and 200: 术语表 确定性抖动:由具体
Page 201 and 202: OC-192:光学载波192 (10 Gb/s). P
Page 203 and 204: 术语表 于印刷电路板表面
×
Inappropriate
Flag as Inappropriate
Cancel
×
Inappropriate
You have already flagged this document.
×
Mail this publication
Delete template?
Are you sure you want to delete your template?
×
DOWNLOAD ePAPER
This ePaper is currently not available for download.
Change language