轻松实现高速串行I/O

More documents

Recommendations

Info

8b/10b 列表 168 表1-1: 有效数据字符(续) 数据字节 • 名称 HGF EDCBA位 Current RD – abcdei fghj Current RD + abcdei fghj D4.5 101 00100 110101 1010 001010 1010 D5.5 101 00101 101001 1010 101001 1010 D6.5 101 00110 011001 1010 011001 1010 D7.5 101 00111 111000 1010 000111 1010 D8.5 101 01000 111001 1010 000110 1010 D9.5 101 01001 100101 1010 100101 1010 D10.5 101 01010 010101 1010 010101 1010 D11.5 101 01011 110100 1010 110100 1010 D12.5 101 01100 001101 1010 001101 1010 D13.5 101 01101 101100 1010 101100 1010 D14.5 101 01110 011100 1010 011100 1010 D15.5 101 01111 010111 1010 101000 1010 D16.5 101 10000 011011 1010 100100 1010 D17.5 101 10001 100011 1010 100011 1010 D18.5 101 10010 010011 1010 010011 1010 D19.5 101 10011 110010 1010 110010 1010 D20.5 101 10100 001011 1010 001011 1010 D21.5 101 10101 101010 1010 101010 1010 D22.5 101 10110 011010 1010 011010 1010 D23.5 101 10111 111010 1010 000101 1010 D24.5 101 11000 110011 1010 001100 1010 D25.5 101 11001 100110 1010 100110 1010 D26.5 101 11010 010110 1010 010110 1010 D27.5 101 11011 110110 1010 001001 1010 D28.5 101 11100 001110 1010 001110 1010 D29.5 101 11101 101110 1010 010001 1010 Xilinx
表1-1: 有效数据字符(续) 数据字节名称 HGF EDCBA位 Current RD – abcdei fghj 8b/10b 列表 Current RD + abcdei fghj D30.5 101 11110 011110 1010 100001 1010 D31.5 101 11111 101011 1010 010100 1010 D0.6 110 00000 100111 0110 011000 0110 D1.6 110 00001 011101 0110 100010 0110 D2.6 110 00010 101101 0110 010010 0110 D3.6 110 00011 110001 0110 110001 0110 D4.6 110 00100 110101 0110 001010 0110 D5.6 110 00101 101001 0110 101001 0110 D6.6 110 00110 011001 0110 011001 0110 D7.6 110 00111 111000 0110 000111 0110 D8.6 110 01000 111001 0110 000110 0110 D9.6 110 01001 100101 0110 100101 0110 D10.6 110 01010 010101 0110 010101 0110 D11.6 110 01011 110100 0110 110100 0110 D12.6 110 01100 001101 0110 001101 0110 D13.6 110 01101 101100 0110 101100 0110 D14.6 110 01110 011100 0110 011100 0110 D15.6 110 01111 010111 0110 101000 0110 D16.6 110 10000 011011 0110 100100 0110 D17.6 110 10001 100011 0110 100011 0110 D18.6 110 10010 010011 0110 010011 0110 D19.6 110 10011 110010 0110 110010 0110 D20.6 110 10100 001011 0110 001011 0110 D21.6 110 10101 101010 0110 101010 0110 D22.6 110 10110 011010 0110 011010 0110 D23.6 110 10111 111010 0110 000101 0110 XILINX • 169
Page 1 and 2:
连接功能解决方案 1.0版轻
Page 3 and 4:
轻松实现高速串行 I/O © 200
Page 5 and 6:
轻松实现高速串行 I/O iv
Page 7 and 8:
轻松实现高速串行 I/O vi Xi
Page 9 and 10:
轻松实现高速串行 I/O viii
Page 11 and 12:
轻松实现高速串行 I/O 技巧
Page 13 and 14:
第一章介绍数字I/O信号处
Page 15 and 16:
介绍并行技术竭力适应新
Page 17 and 18:
介绍随着IC通信速度的提
Page 19 and 20:
图1-10:源同步时序模型介
Page 21 and 22:
串并转换串并转换与并串
Page 23 and 24:
第二章为何需要千兆位串
Page 25 and 26:
图2-2:采用解串行化和串行
Page 27 and 28:
表2-1给出了2种方式下所需
Page 29 and 30:
板到板/背板为何需要千兆
Page 31 and 32:
第三章技术实现千兆位串
Page 33 and 34:
基本工作原理和总体框图
Page 35 and 36:
为何SERDES速度如此之快? 图
Page 37 and 38:
图3-6 多重相位提取电路的
Page 39 and 40:
控制字符表 3-3列出了12个
Page 41 and 42:
K表示控制字符。3位转化为
Page 43 and 44:
通常,因为存在不允许的数
Page 45 and 46:
常用的0位宽符号是t(结尾)
Page 47 and 48:
低开销的代价是更长的对
Page 49 and 50:
图3-18给出了一些最新发布
Page 51 and 52:
等时同步(isochronous):频率匹
Page 53 and 54:
图3-20给出了一个CML型的驱
Page 55 and 56:
如果串行流包含多个比特
Page 57 and 58:
眼图:数字采样示波器上通
Page 59 and 60:
如果给定线路的长度以及
Page 61 and 62:
图 3-35 均衡系统频率响应
Page 63 and 64:
一些高端电缆有均衡化的
Page 65 and 66:
主要有三个原因: 1. 宇宙射
Page 67 and 68:
SERDES 技术促进 I/O 设计的
Page 69 and 70:
轻松实现高速串行 I/O •
Page 71 and 72:
轻松实现高速串行 I/O • PI
Page 73 and 74:
Page 75 and 76:
Page 77 and 78:
轻松实现高速串行 I/O • TD
Page 79 and 80:
轻松实现高速串行 I/O • 68
Page 81 and 82:
轻松实现高速串行 I/O • ES
Page 83 and 84:
Page 85 and 86:
Page 87 and 88:
Page 89 and 90:
Page 91 and 92:
Page 93 and 94:
Page 95 and 96:
Page 97 and 98:
Page 99 and 100:
轻松实现高速串行 I/O • 88
Page 101 and 102:
Page 103 and 104:
Page 105 and 106:
Page 107 and 108:
Page 109 and 110:
Page 111 and 112:
Page 113 and 114:
第5章 Xilinx—您的设计合作
Page 115 and 116:
信号完整性中心 XILINX—您
Page 117 and 118:
Xilinx—强大的设计合作伙
Page 119 and 120:
附录 A SERDES 示例资料 ——
Page 121 and 122:
SERDES 示例资料—RocketIO X
Page 123 and 124:
可用端口 SERDES 示例资料—
Page 125 and 126:
SERDES 示例资料—RocketIO X
Page 127 and 128: SERDES 示例资料—RocketIO X
Page 129 and 130: 表1-4 设计原型端口(续) 输
Page 131 and 132: 表1-5 RocketIO X 收发器属性(
Page 137 and 138: 和数据位 TXDATA[7:0]相关联
Page 139 and 140: 接收结构 SERDES 示例资料—
Page 141 and 142: ·POWERDOWN ·RXRESET ·TXRESET S
Page 143 and 144: 表1-10 数据宽度,时钟比例(
Page 147 and 148: TXCHARISK SERDES 示例资料—Roc
Page 153 and 154: 表1-15 数据对齐(续) ENMCOMMAA
Page 155 and 156: 表1-17 发送端64b/66b编码器
Page 157 and 158: G(x) = 1 + x39 + x58 SERDES 示例
Page 159 and 160: 图1-11 块同步状态机 SERDES
Page 161 and 162: 时钟修正序列 SERDES 示例资
Page 163 and 164: 01020304 05060708 000000FF 01020304
Page 167 and 168: 事件指示 SERDES 示例资料—
Page 171 and 172: 附录 B 8b/10b 列表本信息来
Page 173 and 174: 表1-1: 有效数据字符(续) 数
Page 177: 表1-1: 有效数据字符(续) 数
Page 183 and 184: 附录 C 两种不同的 FPGA-to-FP
Page 185 and 186: 两种不同的 FPGA -TO-FPGA 数
Page 193 and 194: 高速链路的问题和解决方
Page 197 and 198: 附件D 术语表术语表 4b/5b:
Page 199 and 200: 术语表确定性抖动:由具体
Page 201 and 202: OC-192:光学载波192 (10 Gb/s). P
Page 203 and 204: 术语表于印刷电路板表面
show all

轻松实现高速串行I/O

Create successful ePaper yourself

Delete template?

Save as template?