轻松实现高速串行I/O

More documents

Recommendations

Info

轻松实现高速串行 I/O 引脚数 14 • Xilinx 图2-3:采用千兆位收发器(串行) 将大量数据传入或传出芯片或电路板时所遇到的第一个问题是引脚数。通常,输入和输出引脚数是有限的。虽然引脚数会随着时间而增加,但却总是不够用。
表2-1给出了2种方式下所需的引脚。表2-1:引脚数:串行和并行对比为何需要千兆位串行 I/O? 方向并行串行输入 1-6 IN 120 12 素材库 IN 60 2 扩展输入 IN 60 2 扩展输出 OUT 60 2 输出 1-3 OUT 60 6 控制/状态输入 IN 48 48 控制/状态输出 OUT 52 52 LED OUT 12 12 LCD 驱动 OUT 48 48 总计 520 184 当然,还有一些我们没有说明的引脚问题。例如,某些MGT比一对传输较慢的管脚需要更多的电源和接地引脚。而且,并行接口可能需要特殊的参考引脚。但是,仅就比较应用而言,本例已足够了。使用大量引脚时,电路板设计时间和成本会急剧增加。考虑连接器及电缆的选择和可用性时, 连接器的引脚数也非常重要。全部使用现有的球形栅格阵列(BGA)封装可能会不太方便。同步转换输出采用单端并行总线时,设计者应考虑同步转换输出(SSO)。不过,其中的某些输出会在同一时间翻转。如果出现太多的同步转换,触地反弹会产生大量噪声。设计者还可以在所有I/O上都使用差分信号处理技术,以此来消除SSO问题,但是,这样做就会使引脚数翻倍。如果数据流需求比较适中,设计者可以使用具有适当引脚数的并行接口。 EMI 经验表明:时钟越快,放射测试就越难进行,因此,千兆位设计看起来近乎不可能。但是,通常高速串行链路的辐射量比以较低速度工作的大型总线低。这是因为运行时的千兆位链路需要出色的信号完整性。正如一位专家所言:“辐射问题实际上就是信号完整性问题。” 成本采用MGT通常会降低系统总成本。连接器采用较小、较经济的封装时,引脚数较少,电路板设计也更简单。视频混频器应用中,并行解决方案使用的IC(集成电路)数量比串行解决方案多9 个。本例中,串行解决方案的成本比并行解决方案的成本低数百美元。预设协议采用MGT的另一个好处是可以使用预先定义好的协议和接口标准。从Aurora到XAUI,满足多种需求的设计已经存在。缺点是什么? 在我们认为千兆位级串行I/O技术出色的近乎不真实之前,来看看它的弊端吧。设计中,首先我 XILINX • 15
Page 1 and 2: 连接功能解决方案 1.0版轻
Page 3 and 4: 轻松实现高速串行 I/O © 200
Page 5 and 6: 轻松实现高速串行 I/O iv
Page 7 and 8: 轻松实现高速串行 I/O vi Xi
Page 9 and 10: 轻松实现高速串行 I/O viii
Page 11 and 12: 轻松实现高速串行 I/O 技巧
Page 13 and 14: 第一章介绍数字I/O信号处
Page 15 and 16: 介绍并行技术竭力适应新
Page 17 and 18: 介绍随着IC通信速度的提
Page 19 and 20: 图1-10:源同步时序模型介
Page 21 and 22: 串并转换串并转换与并串
Page 23 and 24: 第二章为何需要千兆位串
Page 25: 图2-2:采用解串行化和串行
Page 29 and 30: 板到板/背板为何需要千兆
Page 31 and 32: 第三章技术实现千兆位串
Page 33 and 34: 基本工作原理和总体框图
Page 35 and 36: 为何SERDES速度如此之快? 图
Page 37 and 38: 图3-6 多重相位提取电路的
Page 39 and 40: 控制字符表 3-3列出了12个
Page 41 and 42: K表示控制字符。3位转化为
Page 43 and 44: 通常,因为存在不允许的数
Page 45 and 46: 常用的0位宽符号是t(结尾)
Page 47 and 48: 低开销的代价是更长的对
Page 49 and 50: 图3-18给出了一些最新发布
Page 51 and 52: 等时同步(isochronous):频率匹
Page 53 and 54: 图3-20给出了一个CML型的驱
Page 55 and 56: 如果串行流包含多个比特
Page 57 and 58: 眼图:数字采样示波器上通
Page 59 and 60: 如果给定线路的长度以及
Page 61 and 62: 图 3-35 均衡系统频率响应
Page 63 and 64: 一些高端电缆有均衡化的
Page 65 and 66: 主要有三个原因: 1. 宇宙射
Page 67 and 68: SERDES 技术促进 I/O 设计的
Page 69 and 70: 轻松实现高速串行 I/O •
Page 71 and 72: 轻松实现高速串行 I/O • PI
Page 77 and 78:
轻松实现高速串行 I/O • TD
Page 79 and 80:
轻松实现高速串行 I/O • 68
Page 81 and 82:
轻松实现高速串行 I/O • ES
Page 83 and 84:
轻松实现高速串行 I/O •
Page 85 and 86:
Page 87 and 88:
Page 89 and 90:
Page 91 and 92:
Page 93 and 94:
Page 95 and 96:
Page 97 and 98:
Page 99 and 100:
轻松实现高速串行 I/O • 88
Page 101 and 102:
Page 103 and 104:
Page 105 and 106:
Page 107 and 108:
Page 109 and 110:
Page 111 and 112:
Page 113 and 114:
第5章 Xilinx—您的设计合作
Page 115 and 116:
信号完整性中心 XILINX—您
Page 117 and 118:
Xilinx—强大的设计合作伙
Page 119 and 120:
附录 A SERDES 示例资料 ——
Page 121 and 122:
SERDES 示例资料—RocketIO X
Page 123 and 124:
可用端口 SERDES 示例资料—
Page 125 and 126:
Page 127 and 128:
Page 129 and 130:
表1-4 设计原型端口(续) 输
Page 131 and 132:
表1-5 RocketIO X 收发器属性(
Page 133 and 134:
Page 135 and 136:
Page 137 and 138:
和数据位 TXDATA[7:0]相关联
Page 139 and 140:
接收结构 SERDES 示例资料—
Page 141 and 142:
·POWERDOWN ·RXRESET ·TXRESET S
Page 143 and 144:
表1-10 数据宽度,时钟比例(
Page 145 and 146:
Page 147 and 148:
TXCHARISK SERDES 示例资料—Roc
Page 149 and 150:
Page 151 and 152:
Page 153 and 154:
表1-15 数据对齐(续) ENMCOMMAA
Page 155 and 156:
表1-17 发送端64b/66b编码器
Page 157 and 158:
G(x) = 1 + x39 + x58 SERDES 示例
Page 159 and 160:
图1-11 块同步状态机 SERDES
Page 161 and 162:
时钟修正序列 SERDES 示例资
Page 163 and 164:
01020304 05060708 000000FF 01020304
Page 165 and 166:
Page 167 and 168:
事件指示 SERDES 示例资料—
Page 169 and 170:
Page 171 and 172:
附录 B 8b/10b 列表本信息来
Page 173 and 174:
表1-1: 有效数据字符(续) 数
Page 175 and 176:
Page 177 and 178:
Page 179 and 180:
Page 181 and 182:
Page 183 and 184:
附录 C 两种不同的 FPGA-to-FP
Page 185 and 186:
两种不同的 FPGA -TO-FPGA 数
Page 187 and 188:
Page 189 and 190:
Page 191 and 192:
Page 193 and 194:
高速链路的问题和解决方
Page 195 and 196:
Page 197 and 198:
附件D 术语表术语表 4b/5b:
Page 199 and 200:
术语表确定性抖动:由具体
Page 201 and 202:
OC-192:光学载波192 (10 Gb/s). P
Page 203 and 204:
术语表于印刷电路板表面
show all

轻松实现高速串行I/O

You also want an ePaper? Increase the reach of your titles

Delete template?

Save as template?