×
Your ePaper is waiting for publication!
By publishing your document, the content will be optimally indexed by Google via AI and sorted into the right category for over 500 million ePaper readers on YUMPU.
This will ensure high visibility and many readers!
PUBLISH DOCUMENT
No, I renounce more range.
You can find your publication here:
Share your interactive ePaper on all platforms and on your website with our embed function
⬤
⬤
You also want an ePaper? Increase the reach of your titles
YUMPU automatically turns print PDFs into web optimized ePapers that Google loves.
轻松实现高速串行 I/O •<br />
在并行数据传输中,经常使用额外的控制信号线为数据赋予不同的意义。例如数据使能信号,<br />
以及在同一总线上对数据和控制信号的多路选择。<br />
10•<br />
XILINX<br />
图1-16:并行传输示例<br />
串行域中,标志或标记用于将数据与非数据(通常指空闲数据)区分开来。标志还可用来表示<br />
不同的信息类型,如数据信息和控制信息。<br />
I/O技术的不断改进<br />
图1-17:串行域传输示例<br />
对带宽和速度的行业需求要求不断地改进I/O设计。并行和串行I/O在争夺芯片和器件通信领域主<br />
导权的同时,均受益于大幅提高速度的设计方法。采用数字设计方法(如差分和同步信号处理<br />
以及并行传输),可以保证家用和工业用I/O性能的不断改进。
轻松实现高速串行 I/O • 在并行数据传输中,经常使用额外的控制信号线为数据赋予不同的意义。例如数据使能信号, 以及在同一总线上对数据和控制信号的多路选择。 10• XILINX 图1-16:并行传输示例 串行域中,标志或标记用于将数据与非数据(通常指空闲数据)区分开来。标志还可用来表示 不同的信息类型,如数据信息和控制信息。 I/O技术的不断改进 图1-17:串行域传输示例 对带宽和速度的行业需求要求不断地改进I/O设计。并行和串行I/O在争夺芯片和器件通信领域主 导权的同时,均受益于大幅提高速度的设计方法。采用数字设计方法(如差分和同步信号处理 以及并行传输),可以保证家用和工业用I/O性能的不断改进。
第二章 为何需要千兆位串行I/O? 回顾千兆位串行I/O的设计优势 设计考虑 通常设计工程师都处于进退两难的境地。一方面,他希望能坚持使用已经过验证的、可靠的解 决方案,因为这些方案的结果可靠并能够预见。另一方面,他也必须努力改进各项参数性能, 如:数据流、引脚数、电磁干扰(EMI)、成本和背板效率等。那么,他会考虑使用千兆位串 行输入/输出(I/O)吗? 千兆位串行I/O的优势 千兆位串行I/O的主要优势是什么?答案是:速度。在从片内/片外、板内/板外或盒内/盒外获取 数据时,没有什么技术可以超过高速串行链路。这种技术的线速范围为1Gb/s~12Gb/s,有效负 载范围为0.8Gb~10Gb,因此可以进行大量的数据传送。由于引脚数较少、没有大量的同时开 关输出(SSO)问题、EMI较低且成本较低,所以高速串行就成为了理所当然的选择。当需要 进行大量数据的快速传输时,使用千兆位级收发器(MGT)是个不错的方法。让我们首先分析 一下千兆位串行I/O的优势。 MGT:千兆位级收发器——千兆位级串行器/解串器(SERDES)的别名。接收并行数据,并允许 在串行链路上进行大带宽数据传输。 最大数据流 某些大型可编程逻辑器件具有20个或更多个10Gb串行收发器,可以实现总带宽为200Gb/s的输 入和输出。不过那只是极端情况,我们来看一个应用实例,它向我们展示了串行I/O的速度是如 何帮助系统架构师、电路板设计师和逻辑设计师的。 XILINX • 11
Page 1 and 2: 连接功能解决方案 1.0版 轻 Page 3 and 4: 轻松实现高速串行 I/O © 200 Page 5 and 6: 轻松实现高速串行 I/O iv Page 7 and 8: 轻松实现高速串行 I/O vi Xi Page 9 and 10: 轻松实现高速串行 I/O viii Page 11 and 12: 轻松实现高速串行 I/O 技巧 Page 13 and 14: 第一章 介绍 数字I/O信号处 Page 15 and 16: 介绍 并行技术竭力适应新 Page 17 and 18: 介绍 随着IC通信速度的提 Page 19 and 20: 图1-10:源同步时序模型 介 Page 21: 串并转换 串并转换与并串 Page 25 and 26: 图2-2:采用解串行化和串行 Page 27 and 28: 表2-1给出了2种方式下所需 Page 29 and 30: 板到板/背板 为何需要千兆 Page 31 and 32: 第三章 技术 实现千兆位串 Page 33 and 34: 基本工作原理和总体框图 Page 35 and 36: 为何SERDES速度如此之快? 图 Page 37 and 38: 图3-6 多重相位提取电路的 Page 39 and 40: 控制字符 表 3-3列出了12个 Page 41 and 42: K表示控制字符。3位转化为 Page 43 and 44: 通常,因为存在不允许的数 Page 45 and 46: 常用的0位宽符号是t(结尾) Page 47 and 48: 低开销的代价是更长的对 Page 49 and 50: 图3-18给出了一些最新发布 Page 51 and 52: 等时同步(isochronous):频率匹 Page 53 and 54: 图3-20给出了一个CML型的驱 Page 55 and 56: 如果串行流包含多个比特 Page 57 and 58: 眼图:数字采样示波器上通 Page 59 and 60: 如果给定线路的长度以及 Page 61 and 62: 图 3-35 均衡系统频率响应 Page 63 and 64: 一些高端电缆有均衡化的 Page 65 and 66: 主要有三个原因: 1. 宇宙射 Page 67 and 68: SERDES 技术促进 I/O 设计的 Page 69 and 70: 轻松实现高速串行 I/O • Page 71 and 72: 轻松实现高速串行 I/O • PI Page 73 and 74: 轻松实现高速串行 I/O •
Page 75 and 76: 轻松实现高速串行 I/O •
Page 77 and 78: 轻松实现高速串行 I/O • TD
Page 79 and 80: 轻松实现高速串行 I/O • 68
Page 81 and 82: 轻松实现高速串行 I/O • ES
Page 83 and 84: 轻松实现高速串行 I/O •
Page 85 and 86: 轻松实现高速串行 I/O •
Page 87 and 88: 轻松实现高速串行 I/O •
Page 89 and 90: 轻松实现高速串行 I/O •
Page 91 and 92: 轻松实现高速串行 I/O •
Page 93 and 94: 轻松实现高速串行 I/O •
Page 95 and 96: 轻松实现高速串行 I/O •
Page 97 and 98: 轻松实现高速串行 I/O •
Page 99 and 100: 轻松实现高速串行 I/O • 88
Page 101 and 102: 轻松实现高速串行 I/O •
Page 103 and 104: 轻松实现高速串行 I/O •
Page 105 and 106: 轻松实现高速串行 I/O •
Page 107 and 108: 轻松实现高速串行 I/O •
Page 109 and 110: 轻松实现高速串行 I/O •
Page 111 and 112: 轻松实现高速串行 I/O •
Page 113 and 114: 第5章 Xilinx—您的设计合作
Page 115 and 116: 信号完整性中心 XILINX—您
Page 117 and 118: Xilinx—强大的设计合作伙
Page 119 and 120: 附录 A SERDES 示例资料 ——
Page 121 and 122: SERDES 示例资料—RocketIO X
Page 123 and 124: 可用端口 SERDES 示例资料—
Page 125 and 126: SERDES 示例资料—RocketIO X
Page 127 and 128: SERDES 示例资料—RocketIO X
Page 129 and 130: 表1-4 设计原型端口(续) 输
Page 131 and 132: 表1-5 RocketIO X 收发器属性(
Page 133 and 134: 表1-5 RocketIO X 收发器属性(
Page 135 and 136: 表1-5 RocketIO X 收发器属性(
Page 137 and 138: 和数据位 TXDATA[7:0]相关联
Page 139 and 140: 接收结构 SERDES 示例资料—
Page 141 and 142: ·POWERDOWN ·RXRESET ·TXRESET S
Page 143 and 144: 表1-10 数据宽度,时钟比例(
Page 145 and 146: SERDES 示例资料—RocketIO X
Page 147 and 148: TXCHARISK SERDES 示例资料—Roc
Page 149 and 150: SERDES 示例资料—RocketIO X
Page 151 and 152: SERDES 示例资料—RocketIO X
Page 153 and 154: 表1-15 数据对齐(续) ENMCOMMAA
Page 155 and 156: 表1-17 发送端64b/66b编码器
Page 157 and 158: G(x) = 1 + x39 + x58 SERDES 示例
Page 159 and 160: 图1-11 块同步状态机 SERDES
Page 161 and 162: 时钟修正序列 SERDES 示例资
Page 163 and 164: 01020304 05060708 000000FF 01020304
Page 165 and 166: SERDES 示例资料—RocketIO X
Page 167 and 168: 事件指示 SERDES 示例资料—
Page 169 and 170: SERDES 示例资料—RocketIO X
Page 171 and 172: 附录 B 8b/10b 列表 本信息来
Page 173 and 174: 表1-1: 有效数据字符(续) 数
Page 175 and 176: 表1-1: 有效数据字符(续) 数
Page 177 and 178: 表1-1: 有效数据字符(续) 数
Page 179 and 180: 表1-1: 有效数据字符(续) 数
Page 181 and 182: 表1-1: 有效数据字符(续) 数
Page 183 and 184: 附录 C 两种不同的 FPGA-to-FP
Page 185 and 186: 两种不同的 FPGA -TO-FPGA 数
Page 187 and 188: 两种不同的 FPGA -TO-FPGA 数
Page 189 and 190: 两种不同的 FPGA -TO-FPGA 数
Page 191 and 192: 两种不同的 FPGA -TO-FPGA 数
Page 193 and 194: 高速链路的问题和解决方
Page 195 and 196: 两种不同的 FPGA -TO-FPGA 数
Page 197 and 198: 附件D 术语表 术语表 4b/5b:
Page 199 and 200: 术语表 确定性抖动:由具体
Page 201 and 202: OC-192:光学载波192 (10 Gb/s). P
Page 203 and 204: 术语表 于印刷电路板表面
×
Inappropriate
Flag as Inappropriate
Cancel
×
Inappropriate
You have already flagged this document.
×
Mail this publication
Delete template?
Are you sure you want to delete your template?
×
DOWNLOAD ePAPER
This ePaper is currently not available for download.
Change language