F224d Faria, Rubens Alexandre de Desenvolvimento de ... - UTFPR
F224d Faria, Rubens Alexandre de Desenvolvimento de ... - UTFPR
F224d Faria, Rubens Alexandre de Desenvolvimento de ... - UTFPR
Create successful ePaper yourself
Turn your PDF publications into a flip-book with our unique Google optimized e-Paper software.
45<br />
perifericos <strong>de</strong> urn sistema <strong>de</strong> TV. I 2C é urn acronismo para a expressao Inter-IC bus. 0<br />
nome explica literalmente seu proposito <strong>de</strong> prover a comunicacao entre circuitos<br />
integrados (Integrated Circuits) (INTERFACE I 2C, 2000).<br />
Urn dos fios é a linha SCL (Serial Clock Line), ou clock serial, e a outra linha é a<br />
SDA (Serial Data Input/Output), ou linha <strong>de</strong> dados serial. 0 barramento a controlado por<br />
um dispositivo mestre que se comunica corn os dispositivos escravos atraves do<br />
reconhecimento <strong>de</strong> urn c6digo interno a cada escravo. Cada escravo tern <strong>de</strong> 7 a 10 bits <strong>de</strong><br />
en<strong>de</strong>recos. Quando o mestre acessa urn escravo necessita mandar o en<strong>de</strong>reco e urn bit <strong>de</strong><br />
read ou write. Assim, o escravo que foi en<strong>de</strong>recado reconhece a conexao e o mestre po<strong>de</strong><br />
mandar ou receber dados do escravo (12C, 2000). 0 protocolo segue a seguinte seqiiencia:<br />
- Os dados po<strong>de</strong>m ser transferidos somente quando o barramento rid() estiver<br />
ocupado.<br />
- Durante a transferencia <strong>de</strong> dados, a linha <strong>de</strong> dados (SDA) <strong>de</strong>ve permanecer estavel<br />
sempre que a linha <strong>de</strong> clock (SCL) estiver em nivel alto. Mudancas na linha <strong>de</strong><br />
dados enquanto SCL estiver alto sera) interpretadas como sinal <strong>de</strong> controle.<br />
- Inicio da transferencia <strong>de</strong> dados: uma mudanca no estado da linha <strong>de</strong> dados <strong>de</strong> alto<br />
para baixo, enquanto o clock estiver alto, <strong>de</strong>fine uma condicao <strong>de</strong> START<br />
- Final da transferencia <strong>de</strong> dados: uma mudanca <strong>de</strong> estado na linha <strong>de</strong> dados <strong>de</strong><br />
baixo para alto, enquanto o clock estiver em alto, <strong>de</strong>fine a condicao <strong>de</strong> STOP.<br />
- Dados validos: o status da linha <strong>de</strong> dados representa urn dado valid° quando, apos<br />
uma condicao <strong>de</strong> START, a linha <strong>de</strong> dados estiver estavel enquanto o clock estiver<br />
alto. Os dados na linha <strong>de</strong>vem ser mudados durante o period° baixo do sinal <strong>de</strong><br />
clock. Existird um pulso <strong>de</strong> clock por bit <strong>de</strong> dados. Cada dado transferido é<br />
inicializado corn um pulso <strong>de</strong> START e termina corn um pulso <strong>de</strong> STOP. 0<br />
ntimero <strong>de</strong> dados transferidos entre a condicao <strong>de</strong> START e STOP nao é limitado,<br />
e é <strong>de</strong>terminado pelo dispositivo mestre (DALLAS SEMICONDUCTORS, 1997).