[Geben Sie hier die Überschrift ein] - MPC

Abbildung 11: Ausgangsspannung über Integrationszeit.
Abbildung 12: Relativer Fehler nach Korrektur.
onskapazitäten, die einen hohen Einfluss auf das Ergebnis
haben, auszugleichen. Somit kann bei Bedarf
eine individuelle Kennlinie für jede einzelne Messzelle
erstellt werden. Das Prinzip hierzu ist in Abbildung
13 gezeigt.
Zusätzlich kann bei Messungen unter Lichteinfluss
die Lichtempfindlichkeit der Auswerteschaltung bestimmt
werden. Nach der eigentlichen Messung wird
wie in Abbildung 14 dargestellt eine zweite Messung
vorgenommen, bei der die Elektrode abgetrennt ist.
Das Ergebnis dieser Messung ist der Strom, der durch
die Messschaltung erzeugt wird und kann zur Korrektur
vom ersten Messergebnis subtrahiert werden.
V. LAYOUT
Für die entwickelte Schaltung wurde auch ein entsprechendes
Layout entworfen. Randbedingung hierbei
war, die Rasterstruktur des GATE-FOREST-
Systems, welches am IMS für ASIC-Entwicklung
eingesetzt wird, einzuhalten. Die kleinste Einheit in
diesem System bildet die sog. Mastergrundzelle mit
9,6 x 33,6 µm Kantenlänge. Da die Messschaltung auf
100 x 100 µm Platz finden soll, sind für das Layout
10 x 3 = 30 solcher Mastergrundzellen für das Layout
verfügbar. Da jedoch kein passender fertiger Master
zur Verfügung stand, konnten diese Zellen frei aufgeteilt
werden.
Für den Operationsverstärker wird zunächst die
Schaltung ohne Kompensationskapazität und
-widerstand umgesetzt. Hierfür werden insgesamt
3 verschiedene Transistoren benötigt. Diese werden
auf 2 verschiedene Mastergrundzellen verteilt, wobei
der P-Kanal-Transistor auf beiden Zellen integriert
14
ENTWICKLUNG EINER CMOS PIXELZELLE ZUR
CHARAKTERISIERUNG VON PEPTID-BASIERTEN FOTODIODEN
Abbildung 13: Erstellung einer Kennlinie zur Steigerung der
Genauigkeit.
Abbildung 14: Ablauf Kompensation Lichteinfluss.
wird, da dieser sowohl in der Differenz- als auch in
der Ausgangsstufe Verwendung findet.
Für die Eingangsstufe und das Transmission Gate
am Ausgang wurde eine Mastergrundzelle mit sehr
kleinen Transistoren entworfen, um die parasitären
Kapazitäten möglichst klein zu halten. Dabei sind die
linken P-Kanal-Transistoren etwas weiter ausgeführt,
um einen symmetrischen Inverter zu ermöglichen.
Für die Ausgangsstufe kommt dieselbe Mastergrundzelle
wie für die Eingangsstufe zum Einsatz, um
den Inverter und das Transmission Gate zu realisieren.
Für die Integrationskapazität und zur Kompensation
des Operationsverstärkers werden auch Kondensatoren
benötigt. Diese werden als Plattenkondensatoren
zwischen zwei Polysilizium-Schichten gebildet. Die
Integrationskapazität wird hierbei in zwei Blöcke zu je
ca. 365 fF aufgeteilt; die Kompensationskapazität
kommt auf ca. 375 fF (Berechnung über Kapazitätsbelag
und Randkapazität). Diese ist etwas anders geformt,
da zwischen Kondensator- und Widerstandsstrukturen
ein bestimmter Abstand eingehalten werden
muss.
Um eine möglichst gute Kompensation des Operationsverstärkers
zu erreichen, ist ein Widerstand im
Bereich von 60 kΩ (vgl. Kapitel I) erforderlich. Die
Widerstandsbahnen wurden mit der kleinsten Strukturbreite
von 1,0 µm gezeichnet, um einen möglichst
hohen Widerstandswert zu erhalten und damit den
Flächenverbrauch zu reduzieren. Lediglich die unteren
horizontalen Bahnen wurden etwas breiter gezeichnet,
um an diesen Stellen verschiedene Kontaktierungsmöglichkeiten
zu erhalten, um bei Bedarf den Widerstandswert
nur durch Änderung einer Metallmaske
einfach anpassen zu können. Das Layout der Pixelzelle
ist in Abbildung 15 dargestellt.