[Geben Sie hier die Überschrift ein] - MPC

MPC-WORKSHOP JULI 2012
Hardware-Entwurf einer flexiblen Fehlerkorrektureinheit
für Flashspeicher
Zusammenfassung—Die Bedeutung von Flash-
Speicherchips als Permanentspeicher nimmt stetig
zu. Dabei sinkt jedoch mit zunehmender Speicherdichte
die Zuverlässigkeit der Speicherzellen, sodass
eine Codierung zur Fehlerkorrektur ein unabdingbarer
Bestandteil eines Flash-Controllers
ist. Die Anforderungen an die Fehlerkorrektur
hängen dabei stark von der Flash-Technologie
(Multi-Level-Cell oder Singel-Level-Cell) ab. Daher
muss beim Hardware-Entwurf der Korrektureinheit
auf eine möglichst große Flexibilität der
Codierung geachtet werden. In diesem Beitrag
wird eine Decoder-Architektur beschrieben, die
effizient die unterschiedlichen Ansprüche an die
Codierung berücksichtigt und so eine hohe Flexibilität
und große Fehlerkorrekturfähigkeit bei einem
moderaten Flächenbedarf ermöglicht. Die beschriebene
Fehlerkorrektureinheit wurde in Verilog
umgesetzt und auf einem FPGA getestet.
Schlüsselwörter—BCH-Codes, Flashspeicher, Berlekamp-Massey,
flexibler Decoder.
I. EINLEITUNG
Seit einigen Jahren existieren Flashspeicher auf der
Basis von Single-Level-Cells (SLC), die geringe Anforderungen
an die Fehlerkorrektur stellten. Zwischenzeitlich
wächst die Speicherdichte durch die
Verkleinerung der Strukturgröße und das Speichern
mehrerer Zustände pro Speicherzelle (MLC, TLC) in
den Flashspeichern an, wodurch auch die Bitfehlerraten
ansteigen. Diese Fehler werden heute üblicherweise
mithilfe von leistungsfähigen Codes wie Bose-
Chaudhui-Hocquenghem (BCH) oder Reed-Solomon
(RS) Codes [1] korrigiert. Die Fehlerkorrektureigenschaften
eines Error-Correction-Codes (ECC) muss an
die Anforderungen der Anwendung und die Eigenschaften
des verwendeten Flashspeichers angepasst
werden.
Jens Spinner, jens.spinner@htwg-konstanz.de und Jürgen Freudenberger,
juergen.freudenberger@htwg-konstanz.de, sind Mitglieder
der HTWG-Konstanz, Institut für Systemdynamik, Brauneggerstrasse
55, 78462 Konstanz.
Jens Spinner, Jürgen Freudenberger
Abbildung 1: ECC-Einheit und NAND-Flash.
Die ECC-Einheit ist Teil eines Flash-Controllers, der
meist noch andere Module beinhaltet, so zum Beispiel
Datenschnittstellen wie USB, SATA und Verschlüsselungsalgorithmen
wie AES. Die Beziehung zwischen
NAND-Flash-Speichern und ECC-Unit ist
Abbildung 1 zu entnehmen. Die ECC-Einheit kann
weiter in Encoder und Decoder aufgegliedert werden.
Der Encoder schreibt die Information in den Flashspeicher
und fügt Redundanz für die Fehlerkorrektur
hinzu. Beim Auslesen werden im Decoder fehlerhaft
gelesene Informationen mithilfe dieser Redundanz rekonstruiert.
Die Analyse einer großen empirischen Datenbank
[2] von Fehlermustern zeigt, dass Flashspeicher nur
über eine geringe Burstfehlerrate verfügen. Es kann
davon ausgegangen werden, dass die Fehler unabhängig
auftreten. Aus diesem Grund verwendet man als
Grundlage für die Analyse den binären symmetrischen
Kanal (BSC) als Kanalmodell. Auf dem BSC wird ein
Bit mit der Wahrscheinlichkeit ε verändert, wobei
der Übergang von einer Eins zu einer Null dieselbe
Wahrscheinlichkeit besitzt, wie der Übergang von einer
Null zu einer Eins. Für diesen Kanal sind BCH-
Codes eine effiziente Lösung, da diese unabhängige
Bitfehler besser korrigieren als Burstfehler.
Die algebraische Decodierung von BCH-Codes kann
in vier Schritte unterteilt werden, die üblicherweise in
der Hardwareimplementierung in unterschiedlichen
Modulen realisiert werden, siehe [3].
1. Syndromwertberechnung.
2. Berechnung des Fehlerstellenpolynoms.
3. Evaluation des Fehlerstellenpolynoms.
4. Korrektur der Fehler anhand der ermittelten
Fehlerstellen.
33