[Geben Sie hier die Überschrift ein] - MPC

MPC-WORKSHOP JULI 2012
Tabelle 2: Gegenüberstellung der Performance bei verschiedenen
Prozessoren.
Prozessor/Implementierung Taktfreq. MIPS
Xilinx FPGA, Spartan6 133 MHz 266
Xilinx FPGA, Virtex7 202 MHz 404
ADSP-2196 [11] 160 MHz 160
TMS320C5x 50 MHz 50
TMS320C6x [12] 1200 MHz 9600
Darüber hinaus erfolgte eine Implementierung auf
dem Virtex7 Baustein XC7V58-TFFG1157 mit einer
maximalen Taktrate von 202,419 MHz. Für die theoretische
Leistungsbewertung wurde das MIPS-Maß
angewendet. Der MIPS-Wert errechnet sich aus der
Taktfrequenz und den Clockcycles per Instructions
(CPI). Ein Faktor N repräsentiert die Anzahl der
Threads, die der DSP aktiv ausführen kann.
Der Soft-Core-Prozessor benötigt mindestens 8 Zyklen,
um einen Befehl abzuarbeiten. Werden alle vorhandenen
Threads aktiv ausgeführt, ergibt sich daraus
ein MIPS-Wert analog zur Taktfrequenz. Da das Instruktionsformat
des Soft-Core-Prozessors eine Verarbeitung
von zwei Befehlen gleichzeitig ermöglicht,
ergibt sich somit ein maximaler MIPS-Wert aus der
doppelten Taktfrequenz, vgl. Tabelle 2. Zum Vergleich
erreicht der DSP von Analog Devices aus der
ADSP-21 Familie einen MIPS-Wert von 160 [11].
IX. AUSBLICK
Die flexible Architektur des Soft-Core-Prozessors
ermöglicht eine partielle Optimierung einzelner Komponenten,
die den Ressourcen-Verbrauch reduzieren
oder die Performance erhöhen kann. Für den Fall, dass
der Soft-Core-Prozessor mit einer hohen Anzahl an
Threads betrieben wird, ist es sinnvoll, den Bedarf an
Ressourcen weiter zu minimieren. Dies kann zum
Beispiel durch Vereinfachungen in der Reset-Phase
erreicht werden. In der aktuellen Version sind für die
Reset-Phase mehrere Flip-Flops für den Kontext vorgesehen.
Das Ziel wäre es, diese Flip-Flops durch ein
Schieberegister, als primitive FPGA-Komponente, zu
ersetzen. Abschließend ist es überlegenswert, eine
Timingoptimierung durchzuführen, damit der Soft-
Core-Prozessor mit einer höheren Taktrate betrieben
werden kann.
LITERATURVERZEICHNIS
[1] Ch. Kielmann: „Synthese eines Soft-Core-Prozessors mit
Multithreading für DSP-Anwendungen auf einem FPGA“,
Master Thesis, HTWG Konstanz, 2012.
[2] Enclustra, „Firmeninterne Spezifikation”, Enclustra Gmbh,
Zürich, 2011.
[3] J. Gaisler: „A structured VHDL design method“ in „Faulttolerant
Microprocessors for Space Applications“, Aeorflex
Gaisler AG, Goteborg, http://www.gaisler.com/doc/
[4]
vhdl2proc.pdf
U. Schneider, D. Werner: „Taschenbuch der Informatik“,
Fachbuchverlag Leipzig, Carl Hanser Verlag, 2001.
[5] J. Silic, B. Robic, T. Ungerer: „Processor Architecture“,
Springer Verlag, 1999.
[6] Xilinx: „Using Block RAM in Spartan-3 Generation
FPGAs”, Application Note XAPP463, Xilinx Inc., 2005.
[7] L. Dake: „Embedded DSP Processor Design Application
Specific Instructionset Computers“, Morgen Kaufman, 2008.
[8] H. Hohe: „HASM HSIM Anleitung/Referenz Tabellenkonfigurierbarer
Makro-Assembler mit integriertem Linker
und zugehörigem Simulator/Debugger“, www.phltronik.de,
1998,
[9] W. Bruce, J. Goss, W. Roesner: „Comprehensive Functional
Verification, The complete industry cycle“, Elsevier Morgen
Kaufman Publishers, 2005.
[10] B. Bailey: „The Functional Verification of Electronic Systems,
An Overview from Various Points of View“, Professional
Education International, 2005.
[11] Analog Devices: „ADSP-2196M“, Data Sheet Rev PrA, Preliminary
Technical Data DSP Microcomputer, Analog Devices,
2001.
[12] Texas Instruments: „TMS320C6455, Fixed Point Digital
Signal Processor“, Technical Data Sheet, 2012.
Christian Kielmann studierte Technische
Informatik an der HTWG Konstanz und erhielt
dort im Jahre 2010 den akademischen
Grad B.Sc. Im Rahmen einer Bachelor-
Arbeit befasste er sich mit Soft-Core-
Prozessoren. Neben dem Master-Studium
arbeitete er in der Spezialmesstechnik beim
Triebwerkshersteller Rolls-Royce Deutschland.
Irenäus Schoppa studierte Informatik an der
Technischen Universität Berlin und erhielt
dort im Jahre 1993 den akademischen Grad
Dipl.-Informatiker. Im Jahre 1998 promovierte
er dort zum Dr.-Ing.. Seit dem Jahr
2008 ist er Professor für Hardware-Software
Codesign an der HTWG Konstanz.
51