[Geben Sie hier die Überschrift ein] - MPC

Weitere Magazine

Empfehlungen

Info

MPC-WORKSHOP JULI 2012 Inhaltsverzeichnis Processor Solutions for Smart Mobility …………………………………………………………..…… 1 J. Becker, O. Sander, C. Roth, Karlsruhe Institute of Technology (KIT) Entwicklung einer CMOS Pixelzelle zur Charakterisierung von Peptid-basierten Fotodioden …... 9 D. Seiz, IMS Chips Stuttgart H. Richter, Universität Stuttgart Gate Driver Design for Fast Switching DC-DC Converters ……………………………………..…... 17 J. Wittmann, T. Funk, B. Wicht, HS Reutlingen Realization of an RFID Front End IC for ISO 15693 Standard in UMC CMOS 0.18 µm Technology ………………………………………………………......……… 25 M. Bhattacharyya, T. Volk, A. Kreker, B. Dusch, D. Jansen, HS Offenburg Hardware-Entwurf einer flexiblen Fehlerkorrektureinheit für Flashspeicher ………………….….. 33 J. Spinner, J. Freudenberger, HTWG Konstanz Measurement Unit for Energy Efficient M2M Mobile Communication …………..………………… 41 M. Klemm, A. Sikora, HS Offenburg Soft-Core-Prozessor mit Multithreading für DSP-Anwendungen …………………………………... 47 C. Kielmann, I. Schoppa, HTWG Konstanz TCL-Skript basiertes Backend Design mit Cadence Encounter …..………………………………… 53 S. Thiel, H.-P. Bürkle, HS Aalen Parametrisierte Layout-Module im analogen IC-Entwurf …………………………………...……… 57 S. Gohm, D. Marolt, J. Scheible, HS Reutlingen
Tagungsband zum Workshop der Multiprojekt-Chip-Gruppe Baden-Württemberg Die Deutsche Bibliothek verzeichnet diese Publikation in der Deutschen Nationalbibliografie. Die Inhalte der einzelnen Beiträge dieses Tagungsbandes liegen in der Verantwortung der jeweiligen Autoren. Herausgeber: Gerhard Forster, Hochschule Ulm, Prittwitzstraße 10, D-89075 Ulm Alle Rechte vorbehalten Diesen Workshopband und alle bisherigen Bände finden Sie im Internet unter: http://www.mpc.belwue.de
Seite 1: MPC MULTI PROJEKT CHIP GRUPPE B A D
Seite 5 und 6: II. THE CYBER-PHYSICAL SYSTEM CHALL
Seite 7 und 8: Computing is a novel paradigm for d
Seite 9 und 10: ception buffers. This allows higher
Seite 11 und 12: . 8
Seite 13 und 14: Abbildung 2: Operationsverstärker
Seite 15 und 16: Schaltung. Aufgrund der begrenzten
Seite 17 und 18: Abbildung 11: Ausgangsspannung übe
Seite 19 und 20: Um die Messzellen zu betreiben, mus
Seite 21 und 22: Fig. 2: Principle of a two-stage ga
Seite 23 und 24: during
Seite 25 und 26: Fig. 9: Signals VP and VN of the 6-
Seite 27 und 28: ACKNOWLEDGEMENT The work in this pa
Seite 29 und 30: Figure 3: Block diagram showing the
Seite 31 und 32: Figure 6: Rectifier with cross coup
Seite 33 und 34: Table 3: Load modulation circuit. S
Seite 35 und 36: REFERENCES [1] W. Jeon, J. Melngail
Seite 37 und 38: Abbildung 2: Floating Gate. Den gr
Seite 39 und 40: tung zwischen den Generatorpolynome
Seite 41 und 42: Tabelle 1: Parameter dreier verschi
Seite 43 und 44: . 40
Seite 45 und 46: Figure 1: Typical current measureme
Seite 47 und 48: Figure 5: Average distribution of t
Seite 49 und 50: REFERENCES [1] Agilent, „DC Power
Seite 51 und 52: Register-Register-, Register-Speich
Seite 53 und 54:
.NOP {255:8 0:5 0:5 0:4 0:10 0:16 0
Seite 55 und 56:
. 52
Seite 57 und 58:
Abbildung 2: Auszug der Signalverkn
Seite 59 und 60:
Abbildung 4: Ausschnitt zeigt die D
Seite 61 und 62:
Abbildung 2: Hierarchische Kontinui
Seite 63 und 64:
(a) Schematic-pCell (b) Layout-pCel
Seite 65 und 66:
Abbildung 15: Layout Stromspiegel-p
Seite 67:
MULTI PROJEKT CHIP GRUPPE Hochschul
Alle anzeigen

[Geben Sie hier die Überschrift ein] - MPC

Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.

Template löschen?

Als Template speichern?