[Geben Sie hier die Überschrift ein] - MPC

Abbildung 2: Auszug der Signalverknüpfung zu IO-Pads in der
Top Level Entity.
III. ENCOUNTER DESIGNFLOW
Zunächst werden die prinzipiellen Arbeitsschritte in
Encounter gezeigt und erläutert. Zu Beginn eines jeden
Designs sollten wichtige Eckpunkte geklärt werden.
Hierzu gehören zum Beispiel die Technologiebibliothek,
verwendete IP (Intellectual Property) sowie
die Anordnung und Art der IO-Pads. Die IO-Pads
der jeweiligen Technologiebibliothek müssen zunächst
in der Top-Level Entity der Netzliste mit dem
entsprechend zugehörigen Signal verknüpft werden.
Ein Beispiel hierzu ist in Abbildung 2 zu sehen. In
diesem Ausschnitt steht z.B. ICP für das genutzte IO-
Pad der Technologiebibliothek. Jedem Pad wird ein
eigener Namen zugewiesen und die Kontakte werden
definiert. Im Beispiel wird mit dem als Pad_3 benannten
Pad das Signal clk nach außen geführt. Die Signalverknüpfungen
des Pads werden in der Klammer
definiert. Zudem bietet es sich an, eine IO-Datei anzulegen,
in welcher die Positionen der IO-Pads beschrieben
werden. Ein Beispiel hierzu ist in Abbildung 3 gezeigt.
Jedem Chipdesign liegt in Encounter der in Abbildung
4 gezeigte Ablauf zugrunde. Daher können an
dieser Stelle Skripte den weiteren Verlauf optimal unterstützen.
So bietet ein Skript die Möglichkeit, die
verschiedenen Designparameter und weiteren Variablen
eines Designs in textueller Form einzugeben. Die
zum Designflow gehörenden Schritte werden anschließend
vom Skript mit den zuvor bestimmten Designparametern
und Variablen ausgeführt.
Im ersten Schritt, dem Design Import, werden die
Pfade zu Netzlisten, Technologiebibliotheken, IO-
Dateien und Timing-Dateien angegeben. Die globalen
Versorgungsnetze werden definiert. Bei der Verwendung
von Skripten bietet es sich an, eine bei jedem
54
TCL-SKRIPT BASIERTES BACKEND
DESIGN MIT CADENCE ENCOUNTER
Abbildung 3: Auszug der IO-Datei zur Positionsdefinition der IO-
Pads.
Start von Encounter erzeugte Standardkonfiguration
zu bearbeiten. Es werden also die im Kopf des Skripts
definierten Pfade und Variablen in diese Standardkonfiguration
geschrieben. Diese kann gespeichert und
beliebig oft geladen werden. Dadurch wird eine für
jedes Design individuelle Konfigurationsdatei erzeugt.
In Abbildung 5 wird gezeigt, wie im Skript dieser
Schritt umgesetzt werden kann. Dort sind die verwendeten
Befehle aufgeführt, mit welchen eine Standardkonfiguration
an ein neues Design angepasst wird und
als Konfigurationsdatei für dieses Design gespeichert
wird. Mit dem letzten Befehl (commitConfig) wird
das Design importiert. Zu beachten ist hierbei, dass es
sich bei z.B. $NETLIST_PATH um den im Skript angegebenen
Pfad zur Netzliste handelt. Durch die Verwendung
von im Skript global definierten Designparametern
wird ein Skript wiederverwendbar.
Der nächste Schritt, das Floorplanning, definiert das
Layout des Chip. Hierzu gehören zum Beispiel Seitenverhältnis,
Flächennutzung sowie Abstand zwischen
Kern- und IO-Bereich, in welchem die später
erzeugten Versorgungsstrukturen platziert werden.
Wenn IP im Design verwendet wird, werden die IP-
Blöcke ebenfalls in diesem Schritt platziert. Wichtig
hierbei ist, dass keine Zellen oder Verbindungen die
vom IP-Block eingenommene Fläche nutzen dürfen.
Im Schritt „Power Planning“ werden die Versorgungsstrukturen
definiert und platziert. Hierzu gehören
Ringe und Streifen. Bei der Definition müssen die
Verbindungen der globalen Versorgungsstrukturen zu
den Power- und Ground-Anschlüssen der Zellen der
Technologiebibliothek explizit angegeben werden.
Die synthetisierte Netzliste enthält hierzu nämlich
keine Informationen. Die Namen der Power- und
Ground-Anschlüsse sind generell für alle Zellen einer
Technologiebibliothek dieselben und können aus dieser
entnommen werden. Nach der Definition können
die elektrischen Verbindungen geroutet werden. In
Abbildung 6 werden die Befehle gezeigt, die zur Definition
verwendet werden können. Mit dem Befehl