[Geben Sie hier die Überschrift ein] - MPC

Weitere Magazine

Empfehlungen

Info

<strong>MPC</strong>-WORKSHOP JULI 2012 Abstract—Fast switching integrated DC-DC converters enable system cost reduction as external components can be reduced in size or eliminated. Fast switching leads to several challenges on circuit side. This is even more critical for automotive applications with input voltages up to 40 V and very short duty cycles. The gate driver for the integrated power FET switches belongs to the most critical blocks. This paper discusses the trade-off between speed and losses in the gate driver. By using cascaded buffer stages with parallel branches with asymmetrical sizing an optimized gate driver could be designed in a 180 nm high-voltage BiCMOS technology. The presented gate driver is suitable for a 40 V step down converter running at 20 MHz switching frequency with a duty cycle as low as 10 %. Index Terms—DC-DC Converter, gate driver. I. INTRODUCTION Gate Driver Design for Fast Switching DC-DC Converters In several applications the trend to higher switching frequencies in switched mode power supplies can be observed to reduce system costs. The control circuits can be integrated with a very small <strong>die</strong> size in modern technologies but passive components like inductors or filter capacitors remain the dominating cost factor due to the limited power density. Especially in high efficient systems passives with low losses are required. These passives usually dominate the size. An increasing switching frequency leads to a proportional reduction of the passive components and thus a significant reduction of the system size can be achieved. Several DC-DC converters with switching frequencies with some tens of MHz were proposed for applications with low input voltages down to 5 V. The realization of high switching frequencies at the same time with a high input voltage range is a challenge, because technologies supporting high voltage transistors are limited in bandwidth due to a larger structure size. A higher input voltage is important in e.g. automotive, Juergen Wittmann, juergen.wittmann@reutlingen-university.de, Tobias Funk, tobias.funk@student.reutlingen-university.de, and Bernhard Wicht, bernhard.wicht@reutlingen-university.de, are members of the Robert Bosch Center for Power Electronics, Reutlingen University, Alteburgstraße 150, 72762 Reutlingen. Juergen Wittmann, Tobias Funk, Bernhard Wicht Fig. 1: PWM controlled, asynchronous buck converter. battery driven applications for e-mobility or solar systems, where the input voltage can go to some hundreds of volts while it is still required to have low voltage sub-regulation. Considering a buck converter (Fig. 1), the conversion ratio between input and output voltage is regulated by the duty cycle of a pulse-width modulated signal (
Fig. 2: Principle of a two-stage gate driver with “break before make” circuit. in Fig. 1. In this case the converter operates from a battery input voltage
Seite 1 und 2: MPC MULTI PROJEKT CHIP GRUPPE B A D
Seite 3 und 4: Tagungsband zum Workshop der Multip
Seite 5 und 6: II. THE CYBER-PHYSICAL SYSTEM CHALL
Seite 7 und 8: Computing is a novel paradigm for d
Seite 9 und 10: ception buffers. This allows higher
Seite 11 und 12: . 8
Seite 13 und 14: Abbildung 2: Operationsverstärker
Seite 15 und 16: Schaltung. Aufgrund der begrenzten
Seite 17 und 18: Abbildung 11: Ausgangsspannung übe
Seite 19: Um die Messzellen zu betreiben, mus
Seite 23 und 24: during
Seite 25 und 26: Fig. 9: Signals VP and VN of the 6-
Seite 27 und 28: ACKNOWLEDGEMENT The work in this pa
Seite 29 und 30: Figure 3: Block diagram showing the
Seite 31 und 32: Figure 6: Rectifier with cross coup
Seite 33 und 34: Table 3: Load modulation circuit. S
Seite 35 und 36: REFERENCES [1] W. Jeon, J. Melngail
Seite 37 und 38: Abbildung 2: Floating Gate. Den gr
Seite 39 und 40: tung zwischen den Generatorpolynome
Seite 41 und 42: Tabelle 1: Parameter dreier verschi
Seite 43 und 44: . 40
Seite 45 und 46: Figure 1: Typical current measureme
Seite 47 und 48: Figure 5: Average distribution of t
Seite 49 und 50: REFERENCES [1] Agilent, „DC Power
Seite 51 und 52: Register-Register-, Register-Speich
Seite 53 und 54: .NOP {255:8 0:5 0:5 0:4 0:10 0:16 0
Seite 55 und 56: . 52
Seite 57 und 58: Abbildung 2: Auszug der Signalverkn
Seite 59 und 60: Abbildung 4: Ausschnitt zeigt die D
Seite 61 und 62: Abbildung 2: Hierarchische Kontinui
Seite 63 und 64: (a) Schematic-pCell (b) Layout-pCel
Seite 65 und 66: Abbildung 15: Layout Stromspiegel-p
Seite 67: MULTI PROJEKT CHIP GRUPPE Hochschul

[Geben Sie hier die Überschrift ein] - MPC

Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.

Template löschen?

Als Template speichern?