Jahresbericht 2008 - Fakultät für Elektrotechnik, Informatik und ...
Jahresbericht 2008 - Fakultät für Elektrotechnik, Informatik und ...
Jahresbericht 2008 - Fakultät für Elektrotechnik, Informatik und ...
Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.
YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.
124<br />
Prof. Dr. rer. nat.<br />
Sybille Hellebrand<br />
Personal<br />
Sekretariat<br />
Ursula Stiebritz<br />
Wissenschaftliche Mitarbeiter<br />
Dipl.-Inform. Uranmandakh Amgalan<br />
Dipl.-Inform. Marc Hunger<br />
Mag. Philipp Öhler<br />
Dipl.-Inform. Michael Schnittger<br />
Dipl.-Ing. Rüdiger Ibers<br />
Technischer Mitarbeiter<br />
Dipl.-Inform. Marcus Grieger<br />
Publikationen<br />
Hunger, M.; Marienfeld, D.: New Self-Checking<br />
Booth Multipliers; International Journal of<br />
Applied Mathematics and Computer Science<br />
Vol. 18, No. 3, <strong>2008</strong><br />
Hunger, M.; Hellebrand, S.: Analyse selbstprüfender<br />
Schaltungen – Nachweis von Fehler -<br />
sicherheit <strong>und</strong> Selbsttestbarkeit mit ATPG;<br />
Proceedings 2. GMM/GI/ITG-Fachtagung<br />
„Zu ver lässigkeit <strong>und</strong> Entwurf“, Ingolstadt,<br />
September <strong>2008</strong>, S. 67–74<br />
Öhler, P.; Bosio, A.; Di Natale, G.; Hellebrand,<br />
S.: Modularer Selbsttest <strong>und</strong> optimierte<br />
Reparaturanalyse; Proceedings 2. GMM/GI/<br />
ITG-Fachtagung „Zuverlässigkeit <strong>und</strong> Entwurf“,<br />
Ingolstadt, September <strong>2008</strong>, S. 49–55<br />
Hunger, M.; Hellebrand, S.: Verification and<br />
Analysis of Self-Checking Properties through<br />
ATPG; Proceedings IEEE International On-Line<br />
Testing Symposium <strong>2008</strong> (IOLTS’<strong>2008</strong>), Rhodes,<br />
Greece, July, <strong>2008</strong>, pp. 25–30<br />
Öhler, P.; Bosio, A.; Di Natale, G.; Hellebrand,<br />
S.: A Modular Memory BIST for Optimized<br />
Memory Repair; Proceedings IEEE International<br />
On-Line Testing Symposium <strong>2008</strong> (IOLTS’<strong>2008</strong>),<br />
Rhodes, Greece, July, <strong>2008</strong>, pp. 171–172 (Poster)<br />
Amgalan, U.; Hachmann, C.; Hellebrand, S.;<br />
W<strong>und</strong>erlich, H.-J.: Signature Rollback – A Tech -<br />
nique for Testing Robust Circuits; Proceedings<br />
IEEE VLSI Test Symposium (VTS’08), San Diego,<br />
CA, USA, May, <strong>2008</strong>, pp. 125–130<br />
Coym, T.; Hellebrand, S.; Ludwig, S.; Straube,<br />
B.; W<strong>und</strong>erlich, H.-J.; Zoellin, C. G.: Ein verfeinertes<br />
elektrisches Modell <strong>für</strong> Teilchentreffer<br />
<strong>und</strong> dessen Auswirkung auf die Bewertung der<br />
Schaltungsempfindlichkeit; 20. ITG/GI/GMM<br />
Workshop „Testmethoden <strong>und</strong> Zuverlässigkeit<br />
von Schaltungen <strong>und</strong> Systemen“, Wien, Österreich,<br />
März <strong>2008</strong> (Poster)<br />
Amgalan, U.; Hachmann, C.; Hellebrand, S.;<br />
W<strong>und</strong>erlich, H.-J.: Testen mit Rücksetzpunkten<br />
– ein Ansatz zur Verbesserung der Ausbeute<br />
bei robusten Schaltungen 20. ITG/GI/GMM<br />
Workshop „Testmethoden <strong>und</strong> Zuverlässigkeit<br />
von Schaltungen <strong>und</strong> Systemen“, Wien, Österreich,<br />
März <strong>2008</strong><br />
Tagungen, Seminare, Messen<br />
Topic Chair for BIST and DFT:<br />
13th IEEE European Test Symposium, Verbania,<br />
Italy, May 25–29, <strong>2008</strong><br />
Mitglied des Organisationskomitees:<br />
· IEEE VLSI Test Symposium, San Diego, CA,<br />
USA, May 4–8, <strong>2008</strong><br />
· 2. GMM/GI/ITG Fachtagung Zuverlässigkeit<br />
<strong>und</strong> Entwurf (ZuE’08), Ingolstadt, 29. Sep tem -<br />
ber–1. Oktober <strong>2008</strong><br />
Mitglied des Programmkomitees:<br />
· Design Automation and Test in Europe (DATE<br />
’08), Munich, Germany, March 10–14, <strong>2008</strong><br />
· IEEE Workshop on Design and Diagnostics<br />
of Electronic Circuits and Systems (DDECS’08),<br />
Bratislava, Slovakia, April 16–18, <strong>2008</strong><br />
· ACM/IEEE Design Automation Conference,<br />
Anaheim, CA, June 9–13, <strong>2008</strong><br />
· 14th IEEE International On-Line Test Sympo -<br />
sium, Rhodes, Greece, July 6–9, <strong>2008</strong><br />
Weitere Funktionen<br />
Mitherausgeberin von:<br />
· JETTA (Journal of Electronic Testing – Theory<br />
and Applications), Springer-Verlag<br />
· IEEE Transactions of Computer-Aided Design<br />
of Circuits and Systems<br />
Stellvertretende Sprecherin der Fachgruppe<br />
„Testmethoden <strong>und</strong> Zuverlässigkeit von Schal -<br />
tungen <strong>und</strong> Systemen“ in der GI/ITG/GMM<br />
Kooperationsgemeinschaft „Rechnergestützter<br />
Schaltungs- <strong>und</strong> Systementwurf (RSS)“<br />
Aktuelle Forschungsprojekte<br />
DFG-Projekt „Test fehlertoleranter nanoelektronischer<br />
Systeme“ in Kooperation mit den Univ<br />
ersitäten Freiburg <strong>und</strong> Stuttgart sowie dem<br />
Fraunhofer-Institut <strong>für</strong> Integrierte Schaltungen,<br />
Außenstelle Entwurfsautomatisierung EAS<br />
Dresden im Rahmen des Projekts RealTest (Test<br />
and Reliability of Nano-Electronic Systems).<br />
Kurzbeschreibung: Nanoelektronische Struk -<br />
turen zeichnen sich durch extreme Parameter -<br />
schwankungen <strong>und</strong> eine erhöhte Störan fällig -<br />
keit gegenüber äußeren Störeinflüssen aus.<br />
Wirt schaftliche Ausbeuten lassen sich nur<br />
durch einen robusten Entwurf erzielen, der<br />
Fehler in gewissem Umfang tolerieren kann.<br />
Der Test solcher fehlertoleranter Systeme ist<br />
problematisch, da wegen der eingebauten Feh -<br />
ler toleranz interne Fehler nur schwer oder gar<br />
nicht beobachtbar sind. Für den Nachweis der<br />
geforderten Zuverlässigkeitseigenschaften<br />
muss außerdem bestimmt werden, in welchem<br />
Um fang beim Test bereits Fehlertoleranzmecha -<br />
nis men ausgenutzt wurden <strong>und</strong> wie hoch der<br />
verbleibende Grad an Robustheit ist, um z.B.<br />
Stö rungen während des Betriebs abfangen zu<br />
können.<br />
Ziel des Forschungsvorhabens ist es, geeignete<br />
Teststrategien zu entwickeln <strong>und</strong> durch speziell<br />
abgestimmte Maßnahmen <strong>für</strong> den testfre<strong>und</strong>lichen<br />
Entwurf zu unterstützen. Darüber hinaus<br />
sollen Selbsttestverfahren entwickelt werden,<br />
die zusätzlich zur Erzeugung von Teststimuli<br />
<strong>und</strong> zur Kompaktierung der Testantworten auch<br />
in der Lage sind, die verbleibende Robustheit<br />
des Systems auf dem Chip auszuwerten <strong>und</strong><br />
zu charakterisieren. Aufgr<strong>und</strong> der gewonnenen<br />
Erfahrungen sollen neue, leicht testbare fehlertolerante<br />
Strukturen <strong>für</strong> nanoelektronische<br />
Systeme konzipiert werden.<br />
DFG-Projekt „Eingebettete Diagnose- <strong>und</strong> De bug -<br />
methoden <strong>für</strong> VLSI-Systeme in Nano meter-Tech -<br />
nologie (DIADEM)“ in Kooperation mit der Uni -<br />
versität Stuttgart.<br />
Kurzbeschreibung: Ziel des Projekts ist die<br />
Entwicklung <strong>und</strong> Untersuchung innovativer eingebetteter<br />
Diagnoseverfahren <strong>für</strong> integrierte<br />
nanoelektronische Systeme. Da hier mit sehr<br />
großen Prozessschwankungen, anfänglich sehr<br />
geringen Ausbeuten <strong>und</strong> einer erhöhten Stör -<br />
anfälligkeit im Betrieb zu rechnen ist, sind effiziente<br />
Diagnoseverfahren unabdingbar, um<br />
integrierte Systeme mit vertretbaren Kosten<br />
schnell zur Marktreife zu bringen <strong>und</strong> einen<br />
stabilen, zuverlässigen Einsatz zu gewährleisten.<br />
Dazu müssen mehr als bisher Diagnose -<br />
ein rich tungen mit in das System integriert werden<br />
(„Built-in Diagnosis“) <strong>und</strong> gegebenenfalls<br />
auch Reparaturmöglichkeiten vorgesehen werden<br />
(„Built-in Repair“). Im Rahmen des Projekts<br />
werden dazu <strong>für</strong> digitale Systemkomponenten<br />
die Gr<strong>und</strong>lagen geschaffen. Auf Software Seite<br />
werden Algorithmen zur Bestimmung diagnostischer<br />
Tests entworfen. Auf Hardware Seite<br />
werden die Bausteine <strong>für</strong> die Diagnoseinfra -<br />
struktur auf dem Chip („Infrastructure IP“)<br />
entworfen <strong>und</strong> Module zur Erzeugung der<br />
Diagnose stimuli, zur Auswertung der Antworten<br />
<strong>und</strong> zur Analyse von Reparaturmöglichkeiten<br />
entwickelt.<br />
Prof. Dr.-Ing. Bernd Henning<br />
Personal<br />
Sekretariat<br />
Inge Meschede<br />
Wissenschaftliche Mitarbeiter<br />
Dipl.-Ing. Hardy Nickell<br />
Dipl.-Ing. Sergei Olfert<br />
Dipl.-Ing. Jens Rautenberg<br />
Dipl.-Ing. Andreas Schröder<br />
Dipl.-Ing. Carsten Unverzagt<br />
Dipl.-Ing. Torsten Vössing<br />
Dr.-Ing. Dietmar Wetzlar<br />
Technische Mitarbeiter/innen<br />
Theodor Göke<br />
Dipl.-Ing. Matthias Krumme<br />
Friedhelm Rump<br />
Dipl.-Ing. Ralf Schalk<br />
Sabine Schleghuber<br />
Dipl.-Ing. Gerd Walter<br />
Publikationen<br />
XXI. Messtechnisches Symposium des Arbeits -<br />
kreises der Hochschullehrer <strong>für</strong> Messtechnik.<br />
20.–22. September 2007, Paderborn, Editorial:<br />
B. Henning, Technisches Messen, Heft 4/<strong>2008</strong>,<br />
Oldenbourg Verlag, S. 217–220<br />
Rautenberg, J.; Henning, B.: Separation <strong>und</strong><br />
Bewertung verschiedener Moden der Schallaus -<br />
breitung im akustischen Wellenleiter. Sensoren<strong>und</strong><br />
Messsysteme ’08, Ludwigsburg, 11.–12.<br />
März <strong>2008</strong>, Tagungsband<br />
Rautenberg, J.; Henning, B.: Simultaneous<br />
direct and indirect measurement of so<strong>und</strong><br />
velocities. Eurosensors XXII, Dresden,<br />
September 07–10 <strong>2008</strong>, Proceedings<br />
Promotionen<br />
Dr.-Ing. Dirk Olszewski<br />
Stark gerichtete Audio-Beschallung mit<br />
parametrischem Ultraschall-Lautsprecher,<br />
14. Februar <strong>2008</strong>