2-2022

Anzeige
Der Ablauf ist nun wie folgt:
1. Eine Befehl/Instruktion wird in
das IR geladen.
2. Durch den geladenen Befehl/
Instruktion des IR Register,
werden die Daten in und aus
dem entsprechenden DR
geschoben.
Der komplette Aufbau des JTAG/
Boundary-Scan-Systems ist im
Boundary-Scan-Standard (IEEE Std.
1149.1) definiert und als Blockdiagramm
in Abbildung 6 dargestellt.
TDI
Core
Logic
BYPASS
ID REGISTER
INSTRUCTION REG.
TAP Controller
TMS TCK TRST* TDO
Abbildung 6: Boundary-Scan-Logik in einem Chip
Beachten Sie, dass die TAP-Schnittstelle um ein
fünftes optionales Signal, genannt Test ReseT
(TRS*), erweitert wurde. Das active-low Signal
TRST* kann zum Reset des TAP-Controllers
verwendet werden. Da dieser Reset auch
erreicht werden kann, indem TMS fünf
TCK-Perioden lang auf High gehalten wird, ist
das TRST*-Signal optional.
In Abbildung 6 sind noch zwei
weitere Datenregister dargestellt,
die ebenfalls im IEEE 1149.1-Standard
definiert sind: das Bypass-Register
und das Device IDentification-
Register bzw. ID-Code-Register.
Das Bypass-Register kann
verwendet werden, um die Gesamtkettenlänge
zu verkürzen und einen
schnelleren Zugriff auf nur die
ICs und Register zu ermöglichen,
die für einen bestimmten Test
oder eine bestimmte Aktion
relevant sind. Das ID-Register eines
Bausteins kann gelesen werden, um
den Bausteintyp, seinen Hersteller
und seinen Revisionsstand zu
überprüfen.
Abbildung 7 veranschaulicht die
Anordnung für eine Anzahl von
Bausteinen auf einem PCBA, die
über einer seriellen Scan-Kette
verbunden sind.
TAP
TDI
TMS
TCK
TDO
IC 1 IC 2 IC 3 IC 4
Abbildung 7: Boundary-Scan-Kette auf einer PCBA
BSDL-Datei
Die Boundary-Scan-Logik eines
Bausteins wird in einer einzigen
Modelldatei beschrieben, die
als BSDL-Datei (Boundary-
Scan Description Language)
bezeichnet wird und ebenfalls
Teil des IEEE 1149.1-Standards
ist. Für jeden Bausteintyp muss
der Hersteller dieses Bausteins
eine BSDL-Datei bereitstellen.
Anhand der Beschreibung in
dieser Datei können Software-
Tools die Boundary-Scan-Logik in
einem Baustein analysieren und
automatisch Tests oder andere
Boundary-Scan-Anwendungen, wie
z. B. die Bausteinprogrammierung
für ein PCBA generieren.
Anwendungen
Die Boundary-Scan-Logik auf
einer PCBA kann zum Testen
von Verbindungen verwendet
werden. Es können nicht nur
direkte Verbindungen zwischen
Bausteinen getestet werden,
sondern auch Verbindungen durch
transparente Bausteinen wie z. B.
Serienwiderstände und Puffer sowie
Verbindungen durch Logikgatter.
Auch das Vorhandensein von Pull-upund
Pull-down-Widerständen sowie
Verbindungen zu Speicherbausteinen
und Mikroprozessorperipherie
können geprüft werden.
Aber nicht nur das Testen ist mit
Boundary-Scan möglich, auch die
Programmierung von Bausteinen wie
cPLDs und FPGAs sowie von Flash-
Speichern erfolgt über die JTAG-
Schnittstelle. Software-Debugging
ist eine weiterer Anwendungsfall,
welcher die JTAG-Schnittstelle
nutzt. In den meisten heutigen
Mikrocontrollern und DSPs wird
auch die Debug-Logik für das
Software-Debugging über den TAP
angesprochen und gesteuert.
Weitere Standards
Der IEEE Std. 1149.1, der erstmals
1990 veröffentlicht wurde, definiert
den TAP und deckt die digitalen
I/O-Pins eines Bausteins ab. Auf
Basis dieses ersten Standards
wurden weitere Standards
entwickelt, um die Logik für weitere
Arten von I/O-Pins zu definieren.
IEEE Std. 1149.4 definiert die Logik
für analoge Bausteinpins.
IEEE Std. 1149.6 definiert die
Logik für kondensatorgekoppelte
High-Speed-I/O-Pins. Diese drei
Standards werden manchmal
auch kurz als Dot 1, Dot 4 und Dot
6 bezeichnet. Der TAP, wie er in
Dot 1 definiert ist, wird auch als
Schnittstelle zum Zugriff auf die in
Dot 4 und Dot 6 definierte Logik
verwendet. Des Weiteren wurden
noch weitere Standards veröffentlicht,
die Logik definieren, auf
welche über die TAP-Schnittstelle
von Dot 1 zugegriffen werden kann,
z.B. 1532 für die Programmierung
von cPLDs und FPGAs sowie 1687
für den Zugriff auf Embedded-
Instrumente.
Die JTAG-Schnittstelle in Mikrocontrollern
und DSPs
Eine beträchtliche Anzahl von
Mikroprozessoren und DSPs
verfügt über eine JTAG-Schnittstelle
für den Software-Debug,
einige haben jedoch kein
Boundary-Scan-Register. Bei diesen
Bausteinen kann die Debug-Logik
des Mikroprozessors verwendet
werden, um „JTAG“-Tests und
andere Anwendungen wie die
Flash-Speicherprogrammierung
durchzuführen.
Hierzu wird die Debug-Logik
der eingebetteten Peripherie
konfiguriert und angesteuert. Es
werden somit die verfügbaren
Möglichkeiten des Bausteins
genutzt, um die Verbindungen zur
Außenwelt zu testen - typischerweise
umfassen diese Peripherien
den Speicher-Controller,
ADCs und DACs, Steuer- und
Kommunikationsschnittstellen wie
PWMs und PHYs.
Hardware und Software
Hardware und Software werden
benötigt, um die Boundary-Scan
Logik zu steuern und Daten durch die
TAP- und Boundary-Scan-Ketten zu
treiben.
Zum Beispiel für
das Hardware-
Debugging bei
der Inbetriebnahme
von
Prototypen,
Testen und
Programmieren
von Bausteinen
in der Produktion oder die Reparatur
und Neuprogrammierung von
Bausteinen für Produkt-Upgrades im
Service.
Für weitere Informationen besuchen
Sie unsere Website.
Autor
Peter van den Eijnden
Managing Director
www.jtag.com
germany@jtag.com
+49 971 69910-64
Wir sind überzeugt, dass Boundary-Scan eine überlegene Technologie ist, um
die Test- und Programmierherausforderungen der modernen elektronischen
Baugruppen von heute und morgen zu meistern. Unsere leistungsstarken und
bewährten Lösungen, die während des gesamten Produktlebenszyklus eingesetzt
werden, stärken die Qualität Ihres Produkts, optimieren Ihre Investitionen,
verkürzt das Time-to-Market und hat somit eine Kostenersparnis zur Folge.
Über 25 Jahre
im Herzen der
Elektronik
Kunden in
mehr als 50
Ländern
Über 10.000
verkaufte
Systeme
Über 2.500
Kunden
Weltweite
Unterstützung
www.jtag.com | www.jtaglive.com | germany@jtag.com