pdf (90) - Faculdade de Informática - pucrs

linha 11 determina um reset no registrador de CRC. Em seguida é ativado o registrador COR, e nele
são escritas informações que modificam exatamente o bit de shutdown. Uma escrita no registrador
CMD inicializa o protocolo (start, linhas 14 e 15). Um primeiro cálculo de CRC é realizado para
garantir que as informações até este ponto estão corretas (linhas 16 e 17), e novamente o registrador
de CRC é resetado (linhas 18 e 19). O sinal GHIGH_B é setado, para evitar contenção no momento da
escrita dos novos dados. Ou seja, para garantir que não haverá conflito de informações previamente
configuradas, todas as saídas de CLBs e sinais que serão afetados pela reconfiguração são colocados
em ’1’ ( um).
O registrador seguinte (COR) informa que a seqüência de shutdown terminou. Então o registrador
FAR informa a partir de que coordenada (linha, coluna, LUT e fatia) será realizada a reconfiguração.
A seqüência então é semelhante ao protocolo de configuração de um bitstream completo. Há a
escrita de uma palavra de configuração no registrador de comando (wcfg - linhas 26 e 27) e então o
registrador FDRI informa quantas palavras serão escritas (linha 28). Como neste exemplo foi alterado
o bit 14, da linha 1, coluna 2, LUT F da fatia 0, apenas um quadro será escrito. Ainda conforme
o exemplo, por tratar-se de um FPGA Virtex XCV300, um quadro é composto por 21 palavras -
portanto, o registrador FDRI informa a escrita de 21 palavras.
Figura 5.8: Visualização do protocolo de configuração de um bitstream parcial.
O registrador FAR (Figura 5.8, linha 24) é o responsável por informar as coordenadas do primeiro
quadro da seqüência a ser reconfigurada. Na linha 25, coluna “significado” da Figura 5.8, os valores
83