pdf (90) - Faculdade de Informática - pucrs

More documents

Recommendations

Info

XHWIF, a interface de hardware Xilinx (Xilinx Hardware InterFace), é uma interface escrita em Java para comunicação entre um computador hopedeiro (host) e uma placa baseada em FPGA. Ela é composta por métodos para leitura e escrita de bitstreams no FPGA, e métodos para descrição do tipo e do número de FPGAs na placa em questão. Também inclui métodos para leitura e escrita nas memórias na placa, e possibilita ligá-la e desligá-la. A interface padroniza a forma de comunicação com o hardware, de tal forma que, utilizando a mesma interface, diversas aplicações podem comunicar-se com uma variedade de placas. Toda informação específica do hardware é encapsulada dentro de uma classe que implementa a interface XHWIF. Utilizando a interface nativa Java (JNI - Java Native Interface), que permite que programas Java interajam com programas C, chamadas à interface são convertidas em chamadas aos drivers da placa. Esta metodologia possibilita que as aplicações comuniquem-se diretamente com os drivers ou com o barramento. Escondendo informações específicas do barramento e dos drivers na classe que implementa XHWIF é possível que aplicações comuniquem-se com placas conectadas através de qualquer barramento, que pode ser PCI, ISA, ou qualquer outro padrão. XHWIF possui uma aplicação, denominada XHWIF Server que habilita que outros programas comuniquem-se com o dispositivo reconfigurável localizado em qualquer host através da Internet. Esta possibilidade admite a depuração do projeto mesmo sem o acesso direto ao hardware, além de permitir que diversos usuários testem suas aplicações no mesmo hardware (obviamente, através de um escalonamento no tempo). 3.2.4 Reconfiguração dinâmica com JBits Na documentação do JBits encontra-se afirmação de que reconfiguração dinâmica pode ser obtida com esta API, em conjunto com XHWIF [GUC99]. Apesar de não ter sido encontrada na literatura nenhuma referência a respeito de uma reconfiguração dinâmica realizada com a utilização do JBits, teoricamente isto pode ser possível, segundo o método a seguir descrito. Uma aplicação RTR pode realizar chamadas à interface JBits para modificar os dados do arquivo de configuração. Então, esta pode fazer uma chamada ao XHWIF para interagir com o dispositivo. Por exemplo, a aplicação utilizaria o método ¢¢ e em seguida faria chamadas ¢ para realizar download e readback dos dados de configuração. Contudo, em testes realizados no laboratório do GAPH (Grupo de Apoio ao Projeto de Hard- ware 1 ), observou-se que a geração do arquivo de configuração parcial utilizando JBits deu-se com erro. Primeiramente foi criado o bitstream completo, depois, com a ferramenta que é descrita na Seção 5.1, foi gerado o bitstream parcial. Quando tentou-se realizar o download parcial, o software 1 Laboratório vinculado à Faculdade de Informática da PUCRS. 52
utilizado para isto (JTagProgrammer) retornou mensagem de erro. Posteriormente, analisando-se o arquivo de configuração parcial, percebeu-se que o protocolo de configuração gerado não condizia com o que é descrito na documentação do dispositivo [XIL00a]. A última versão do JBits (2.7), no entanto, gera um bitstream parcial correto. Utilizando-se o JTagProgrammer é possível carregar o bitstream parcial no dispositivo. Contudo, o FPGA não é con- figurado corretamente, em função de limitações do JTagProgrammer. Tais limitações são comentadas na Seção 5.5. 3.2.5 JRTR No sentido de obter maior vantagem do suporte da arquitetura Virtex à reconfiguração parcial, a API JBits foi estendida com a API JRTR. Esta interface provê um modelo de cache onde as mudanças dos dados de configuração são ajustadas, e somente os dados realmente necessários são escritos no dispositivo, ou lidos dele. A recente adição do programa JRTR (Java Run-Time Reconfiguration) à nova versão do conjunto de classes JBits resultou no suporte direto à reconfiguração parcial. Este suporte utiliza uma combinação de técnicas de hardware e programas para permitir que pequenas alterações sejam feitas diretamente no arquivo de configuração da Virtex, de forma rápida e sem a interrupção da operação. A interface do JBits existente é ainda utilizada para ler e escrever arquivos de configurações do disco, ou de outro dispositivo externo. O JRTR Bitstream Parser/Generator é utilizado para analisar o arquivo de configuração, e para manter a imagem dos dados e as informações de acesso. A API atual provê controle simples, mas completo, da cache de configurações. O usuário pode produzir configurações parciais em qualquer tempo, e então carregá-las no hardware. 53
Page 1:
Pontifícia Universidade Católica
Page 5:
Agradecimentos Um trabalho extenso
Page 8 and 9:
viii
Page 11 and 12:
Sumário RESUMO vii ABSTRACT ix LIS
Page 13 and 14:
Capítulo 5: Ferramentas para recon
Page 15 and 16:
Lista de Figuras 1.1 Gráfico indic
Page 17 and 18:
Lista de Tabelas 2.1 Classificaçã
Page 19 and 20:
Lista de Abreviaturas FPGA Field-Pr
Page 21 and 22: Capítulo 1 Introdução Este Capí
Page 23 and 24: mais flip-flops. A maioria das arqu
Page 25 and 26: ➢ Compatibilidade em relação a
Page 27 and 28: Essas lacunas motivam a pesquisa no
Page 29 and 30: Capítulo 2 Estado-da-arte em siste
Page 31 and 32: 2.1.1.2 Granularidade Granularidade
Page 33 and 34: ➢ FPGA sem acesso a memória exte
Page 35 and 36: ➢ Sistema dinâmico: Envolve um a
Page 37 and 38: Sistemas PRISM DECPerLe Splash Spyd
Page 39 and 40: do a cada elemento uma pequena cach
Page 41 and 42: Figura 2.4: Exemplo de relocação
Page 43 and 44: complicar os programas de roteament
Page 45 and 46: Os aumentos na eficiência providos
Page 47 and 48: 2.4.1.2 Exemplo de comparação ent
Page 49 and 50: propósito específico para execuç
Page 51 and 52: 2.4.2.2 O framework Dynasty Dynasty
Page 53 and 54: arquivo texto (nos formatos VHDL e
Page 55 and 56: hardware de tamanho arbitrário. Al
Page 57 and 58: Garp é um processador baseado no c
Page 59 and 60: Barramentos Globais n
Page 61 and 62: Figura 2.13: Esquema da estrutura i
Page 63 and 64: 2.6 Interfaces para conexão entre
Page 65: Wishbone utiliza uma arquitetura me
Page 68 and 69: plexidade, este programa de control
Page 70 and 71: aplicação Java escrita pelo usuá
Page 75 and 76: Capítulo 4 Hardware que habilita r
Page 77 and 78: A implementação do Cache Logic é
Page 79 and 80: Cada FPGA da família Virtex possui
Page 81 and 82: Figura 4.5: Abstração de um quadr
Page 83 and 84: O bitstream é composto por um flux
Page 85 and 86: A Figura 4.7-V inclui a escrita de
Page 87 and 88: Figura 4.10: Final de um arquivo de
Page 89 and 90: Assim, como mostrado na Figura 4.11
Page 91 and 92: Portanto, para este caso, o bit 14
Page 93 and 94: Capítulo 5 Ferramentas para reconf
Page 95 and 96: Tabela 5.1: Alguns comandos do JBit
Page 97 and 98: sas coordenadas foi explicado no it
Page 99 and 100: Figura 5.5: Interface do reconfigur
Page 101 and 102: Figura 5.6: Interface do Reconfigur
Page 103 and 104: linha 11 determina um reset no regi
Page 105 and 106: Tabela 5.3: Bits configuráveis do
Page 107 and 108: Figura 5.9: Visualização do core
Page 109 and 110: Figura 5.11: Seleção de um core n
Page 111 and 112: A computação reconfigurável pres
Page 113: ➢ Os módulos em questão devem p
Page 116 and 117: causa de problemas já descritos. A
Page 119 and 120: Referências Bibliográficas [ALG89
Page 121 and 122: [IBM99] IBM. The CoreConnect bus ar
Page 123:
[XIL99a] XILINX. XC6200 datasheet.
show all

pdf (90) - Faculdade de Informática - pucrs

You also want an ePaper? Increase the reach of your titles

Delete template?

Save as template?