pdf (90) - Faculdade de Informática - pucrs

More documents

Recommendations

Info

aplicação Java escrita pelo usuário. Este programa acessa a Interface do JBits (Figura 3.1-b1) para manipular os recursos configuráveis do FPGA. Cada chamada de função no nível de interface do JBits realiza uma ou mais chamadas de funções à Interface em Nível de Bit (Figura 3.1-b2). Neste nível, é possível modificar até um único bit no arquivo de configuração. Mesmo que seja possível configurar bits individualmente, não é provável que o usuário do circuito deseje lidar com um nível tão baixo de abstração. Por isto, a Interface JBits disponibiliza uma abstração que permite a modificação de conjuntos de bits. Outro nível de detalhe que deve ser escondido do usuário diz respeito às especificidades relativas a dispositivos diferentes de uma mesma família de FPGAs. A Interface em Nível de Bit pode ser vista como uma camada que provê suporte necessário para que detalhes como a localização de um bit num FPGA XCV300 ou num FGPA XCV150 seja transparente para o usuário. Finalmente, a Interface em Nível de Bit interage com a classe Bitstream (Figura 3.1-b3). Esta classe gerencia o arquivo de configuração do dispositivo e provê suporte para leitura e escrita das configurações dos arquivos e para eles (Figura 3.1-c) . Ademais, a classe Bitstream pode receber dados lidos diretamente do dispositivo (readback) e mapeá-los para o formato de bitstream. Esta habilidade de gerenciar dados obtidos por readback é essencial para reconfiguração dinâmica (Seção 5.2). A API JBits utiliza o software XHWIF (Xilinx HardWare InterFace) para configurar o dispositivo e realizar o readback (Figura 3.1-d). Além do que foi exposto, ainda há outra parte relacionada na Figura3.1: a biblioteca de Cores (Figura 3.1-e). Essa biblioteca é um conjunto de classes em java que define macrocélulas, ou módulos parametrizáveis de hardware, que podem ser adicionados ou removidos do dispositivo. (e) Biblioteca de cores (a) (b) (c) Aplição Java XHWIF (d) Placa de prototipação JBits Interface em nível de bit Arquivo configuração (b1) (b2) (b3) Figura 3.1: Fluxo de projeto com JBits e XHWIF. 50 Arquivos .bit
3.2.1 Modelo de programação do JBits O modelo de programação utilizado pelo JBits é baseado em uma matriz bidimensional de CLBs. Cada CLB é referenciada por uma linha e uma coluna. Assim, todos os recursos configuráveis na CLB selecionada podem ser configurados ou analisados. Além disso, o controle de todo o roteamento adjacente à CLB selecionada torna-se disponível. Pelo fato de o controle ser ao nível de CLB, os arquivos de configuração podem ser modificados ou gerados rapidamente. Esta API tem sido utilizada para construir circuitos completos ou para modificar circuitos exis- tentes. Esta API pode ser utilizada como base para a construção de outras ferramentas. Isto inclui ferramentas de projeto tradicionais para executar tarefas como posicionamento e roteamento do circuito, bem como ferramentas de aplicação específica, como por exemplo um configurador de cores. O JBits fornece uma abordagem de linguagem de alto nível para desenvolvimento de sistemas reconfiguráveis incluindo reconfiguração em tempo de execução. É necessário que o projetista tenha conhecimento do seu circuito e dos detalhes de configuração do dispositivo, pois, caso contrário, o JBits pode gerar dados que danifiquem o dispositivo. 3.2.2 Limitações do JBits A maior desvantagem da API JBits é sua natureza manual. Tudo deve ser explicitamente relaci- onado no código-fonte. Esta característica, contudo, pode ser amenizada com a utilização de cores ou macrocélulas. Devido a esta necessidade de especificação explícita de todos recursos, a interface JBits favorece circuitos mais estruturados. Circuitos não-estruturados (lógica aleatória, por exemplo) não são bem adaptadas para uso com o JBits. Outra limitação importante é que a API Jbits requer que o usuário seja familiarizado com a arquitetura do dispositivo. Conforme antes citado, a utilização de aplicações desenvolvidas com o auxílio das classes JBits, sem o devido conhecimento de detalhes arquiteturais do dispositivo, pode causar danos físicos ao FPGA. Além disto, como a interface JBits necessariamente atua no nível de configuração do bitstream, a criação ou modificação de um arquivo de configuração com o JBits elimina qualquer possibilidade de utilização de ferramentas de análise disponíveis para depuração futura do circuito. Especificamente, a habilidade de realizar quaisquer tipos de análises de temporização está ausente no JBits. 3.2.3 XHWIF 51
Page 1:
Pontifícia Universidade Católica
Page 5:
Agradecimentos Um trabalho extenso
Page 8 and 9:
viii
Page 11 and 12:
Sumário RESUMO vii ABSTRACT ix LIS
Page 13 and 14:
Capítulo 5: Ferramentas para recon
Page 15 and 16:
Lista de Figuras 1.1 Gráfico indic
Page 17 and 18:
Lista de Tabelas 2.1 Classificaçã
Page 19 and 20: Lista de Abreviaturas FPGA Field-Pr
Page 21 and 22: Capítulo 1 Introdução Este Capí
Page 23 and 24: mais flip-flops. A maioria das arqu
Page 25 and 26: ➢ Compatibilidade em relação a
Page 27 and 28: Essas lacunas motivam a pesquisa no
Page 29 and 30: Capítulo 2 Estado-da-arte em siste
Page 31 and 32: 2.1.1.2 Granularidade Granularidade
Page 33 and 34: ➢ FPGA sem acesso a memória exte
Page 35 and 36: ➢ Sistema dinâmico: Envolve um a
Page 37 and 38: Sistemas PRISM DECPerLe Splash Spyd
Page 39 and 40: do a cada elemento uma pequena cach
Page 41 and 42: Figura 2.4: Exemplo de relocação
Page 43 and 44: complicar os programas de roteament
Page 45 and 46: Os aumentos na eficiência providos
Page 47 and 48: 2.4.1.2 Exemplo de comparação ent
Page 49 and 50: propósito específico para execuç
Page 51 and 52: 2.4.2.2 O framework Dynasty Dynasty
Page 53 and 54: arquivo texto (nos formatos VHDL e
Page 55 and 56: hardware de tamanho arbitrário. Al
Page 57 and 58: Garp é um processador baseado no c
Page 59 and 60: Barramentos Globais n
Page 61 and 62: Figura 2.13: Esquema da estrutura i
Page 63 and 64: 2.6 Interfaces para conexão entre
Page 65: Wishbone utiliza uma arquitetura me
Page 68 and 69: plexidade, este programa de control
Page 72 and 73: XHWIF, a interface de hardware Xili
Page 75 and 76: Capítulo 4 Hardware que habilita r
Page 77 and 78: A implementação do Cache Logic é
Page 79 and 80: Cada FPGA da família Virtex possui
Page 81 and 82: Figura 4.5: Abstração de um quadr
Page 83 and 84: O bitstream é composto por um flux
Page 85 and 86: A Figura 4.7-V inclui a escrita de
Page 87 and 88: Figura 4.10: Final de um arquivo de
Page 89 and 90: Assim, como mostrado na Figura 4.11
Page 91 and 92: Portanto, para este caso, o bit 14
Page 93 and 94: Capítulo 5 Ferramentas para reconf
Page 95 and 96: Tabela 5.1: Alguns comandos do JBit
Page 97 and 98: sas coordenadas foi explicado no it
Page 99 and 100: Figura 5.5: Interface do reconfigur
Page 101 and 102: Figura 5.6: Interface do Reconfigur
Page 103 and 104: linha 11 determina um reset no regi
Page 105 and 106: Tabela 5.3: Bits configuráveis do
Page 107 and 108: Figura 5.9: Visualização do core
Page 109 and 110: Figura 5.11: Seleção de um core n
Page 111 and 112: A computação reconfigurável pres
Page 113: ➢ Os módulos em questão devem p
Page 116 and 117: causa de problemas já descritos. A
Page 119 and 120: Referências Bibliográficas [ALG89
Page 121 and 122:
[IBM99] IBM. The CoreConnect bus ar
Page 123:
[XIL99a] XILINX. XC6200 datasheet.
show all

pdf (90) - Faculdade de Informática - pucrs

You also want an ePaper? Increase the reach of your titles

Delete template?

Save as template?