pdf (90) - Faculdade de Informática - pucrs

More documents

Recommendations

Info

Figura 5.12: Bitstream que unifica dois cores. Figura 5.13: Método para validação do barramento para interconexão de cores. para que seja obtida a sobrevivência da aplicação. Passos importantes estão sendo dados com esse objetivo, mas há uma lacuna ainda não preenchida nesse caminho. 90
A computação reconfigurável pressupõe virtualização do hardware. E esta prescinde de algumas características, tais como: ➢ Lógica programável baseada em SRAM; ➢ Disposição regular dos recursos de lógica programável; ➢ Possibilidade de reconfiguração dinâmica; ➢ Microprocessador, memória e lógica programável no mesmo circuito integrado; ➢ Um barramento que permita a inserção/remoção de cores sem que seja interrompida a comuni- cação de cores pré-existentes entre si e com o mundo externo. O último item é a lacuna a ser preenchida aqui. A idéia é prover uma maneira de diminuir os problemas de integração em SoCs, aumentando a portabilidade e disponibilidade de cores, o que resulta em uma aceleração no tempo para um determi- nado produto chegar ao mercado. O que se encontra até agora é uma dificuldade na integração de cores por não haver uma padroni- zação nos esquemas de interconexão. Isto requer a criação de lógica de cola para conectar cada parte dos cores envolvidos entre si e com o mundo externo. Fica evidente que a existência de um barramento de interconexão de cores possibilitaria sua integração de forma mais simples e rápida. Analogamente, essa interface pode ser comparada a um barramento de um microcomputador, tal como o barramento PCI. Neste sentido, este trabalho propõe um método para prover esse barramento em um FPGA co- mercial, cuja arquitetura não previu tal necessidade. Na Seção 2.6 foram analisadas propostas de barramentos semelhantes, mas que foram idealizadas para ASICs. No item 5.5.1 é apresentada nossa proposta. 5.5.1 Proposta de barramento para interconexão de cores O processo de inserção ou remoção de cores do FPGA é especialmente prejudicado em função de problemas relacionados com roteamento e conflitos de entrada e saída. Fica claro que os dispositi- vos da família Virtex não foram projetados com recursos previamente estabelecidos que facilitassem esse processo. Em vista dessa necessidade, caso pretenda-se utilizar o FPGA com essa finalidade, é imprescindível estabelecer uma forma de comunicação entre cores e dos cores com o mundo externo. Isto pode ser possível com o projeto de um core que atue como um árbitro entre os cores de aplicações. Tal módulo, chamado a partir de agora de “barramento” é configurado no dispositivo e 91
Page 1:
Pontifícia Universidade Católica
Page 5:
Agradecimentos Um trabalho extenso
Page 8 and 9:
viii
Page 11 and 12:
Sumário RESUMO vii ABSTRACT ix LIS
Page 13 and 14:
Capítulo 5: Ferramentas para recon
Page 15 and 16:
Lista de Figuras 1.1 Gráfico indic
Page 17 and 18:
Lista de Tabelas 2.1 Classificaçã
Page 19 and 20:
Lista de Abreviaturas FPGA Field-Pr
Page 21 and 22:
Capítulo 1 Introdução Este Capí
Page 23 and 24:
mais flip-flops. A maioria das arqu
Page 25 and 26:
➢ Compatibilidade em relação a
Page 27 and 28:
Essas lacunas motivam a pesquisa no
Page 29 and 30:
Capítulo 2 Estado-da-arte em siste
Page 31 and 32:
2.1.1.2 Granularidade Granularidade
Page 33 and 34:
➢ FPGA sem acesso a memória exte
Page 35 and 36:
➢ Sistema dinâmico: Envolve um a
Page 37 and 38:
Sistemas PRISM DECPerLe Splash Spyd
Page 39 and 40:
do a cada elemento uma pequena cach
Page 41 and 42:
Figura 2.4: Exemplo de relocação
Page 43 and 44:
complicar os programas de roteament
Page 45 and 46:
Os aumentos na eficiência providos
Page 47 and 48:
2.4.1.2 Exemplo de comparação ent
Page 49 and 50:
propósito específico para execuç
Page 51 and 52:
2.4.2.2 O framework Dynasty Dynasty
Page 53 and 54:
arquivo texto (nos formatos VHDL e
Page 55 and 56:
hardware de tamanho arbitrário. Al
Page 57 and 58:
Garp é um processador baseado no c
Page 59 and 60: Barramentos Globais n
Page 61 and 62: Figura 2.13: Esquema da estrutura i
Page 63 and 64: 2.6 Interfaces para conexão entre
Page 65: Wishbone utiliza uma arquitetura me
Page 68 and 69: plexidade, este programa de control
Page 70 and 71: aplicação Java escrita pelo usuá
Page 72 and 73: XHWIF, a interface de hardware Xili
Page 75 and 76: Capítulo 4 Hardware que habilita r
Page 77 and 78: A implementação do Cache Logic é
Page 79 and 80: Cada FPGA da família Virtex possui
Page 81 and 82: Figura 4.5: Abstração de um quadr
Page 83 and 84: O bitstream é composto por um flux
Page 85 and 86: A Figura 4.7-V inclui a escrita de
Page 87 and 88: Figura 4.10: Final de um arquivo de
Page 89 and 90: Assim, como mostrado na Figura 4.11
Page 91 and 92: Portanto, para este caso, o bit 14
Page 93 and 94: Capítulo 5 Ferramentas para reconf
Page 95 and 96: Tabela 5.1: Alguns comandos do JBit
Page 97 and 98: sas coordenadas foi explicado no it
Page 99 and 100: Figura 5.5: Interface do reconfigur
Page 101 and 102: Figura 5.6: Interface do Reconfigur
Page 103 and 104: linha 11 determina um reset no regi
Page 105 and 106: Tabela 5.3: Bits configuráveis do
Page 107 and 108: Figura 5.9: Visualização do core
Page 109: Figura 5.11: Seleção de um core n
Page 113: ➢ Os módulos em questão devem p
Page 116 and 117: causa de problemas já descritos. A
Page 119 and 120: Referências Bibliográficas [ALG89
Page 121 and 122: [IBM99] IBM. The CoreConnect bus ar
Page 123: [XIL99a] XILINX. XC6200 datasheet.
show all

pdf (90) - Faculdade de Informática - pucrs

Create successful ePaper yourself

Delete template?

Save as template?