pdf (90) - Faculdade de Informática - pucrs

a ser implementada) seguir-se-ão (Figura 4.7-II). Nestas palavras é que está escrita a lógica que será
implementada no FPGA.
Figura 4.7: Estrutura do arquivo de configuração do XCV300.
Seguem-se dados do primeiro bloco de RAM (Figura 4.7-III) que é precedido por comandos que
informam que serão gravados dados em RAM. Essa estrutura repete-se para o segundo bloco de RAM
(Figura 4.7-IV). O número de palavras dos blocos de RAM diferem porque o primeiro bloco é seguido
de um quadro de enchimento.
O arquivo de configuração possui um método para verificação de erro, através do registrador de
verificação de redundância cíclica (Cyclic Redundancy Check - CRC ). Quando uma informação é
escrita em algum registrador (exceto o LOUT) um valor de CRC de 16 bits é calculado, usando tanto
os dados como o endereço do registrador. Este valor é armazenado no registrador de CRC. Ao final
de uma série de escritas, um valor pré calculado é escrito no registrador. Se o resultado for um
valor diferente de zero, isto indica que algum erro ocorreu, e o bit CRC_ERROR, acessível através do
registrador de estado, é setado. A Figura 4.8 ilustra este processo. O CRC é calculado em dois pontos
do arquivo de configuração. O primeiro ocorre logo após a escrita do segundo bloco de RAM (porção
V da Figura 4.7) e o segundo aconte depois da escrita do último quadro de preenchimento (parte VII
da Figura 4.7)
Figura 4.8: Cálculo do CRC.
64