pdf (90) - Faculdade de Informática - pucrs

Figura 4.4: Disposição em colunas dos elementos do FPGA Virtex XCV300.
Na Figura 4.4 ainda podem ser vistos os quadros em relação à uma coluna. Cada coluna CLB
é cortada verticalmente por 48 quadros sucessivos. Como a disposição das CLBs é em colunas, a
modificação de uma CLB implica na alteração de todas as CLBs da coluna a que pertence. Note-
se ainda na mesma Figura que as colunas são numeradas a partir do 0 (zero) - atribuído à coluna
central. As demais colunas são numeradas em ordem crescente, com valores pares à esquerda da
coluna central, e ímpares à sua direita. Tal numeração será importante para localização de elementos,
conforme o item 4.2.3.
Conforme mencionado anteriormente, a memória de configuração da Virtex pode ser vista como
uma matriz regular de bits. Esses bits são agrupados em quadros verticais com um bit de largura, que
se estendem do topo à base da matriz.
Cada quadro contém informações de cada elemento de uma coluna. Cada CLB é cortado por 48
quadros, utilizando 18 bits de cada um. Desta forma, um CLB é completamente configurado por 864
bits. A Figura 4.5 mostra uma abstração da composição de um quadro de uma coluna de CLBs. Os
18 primeiros bits de um quadro correspondem aos 2 IOBs do topo da coluna, e os 18 últimos, aos 2
IOBs da base da coluna (Figura 4.4). Entre esses grupos, há conjuntos de 18 bits correspondentes aos
CLBs do dispositivo. Para o dispositivo XCV300, há 32 desses conjuntos.
No arquivo de configuração dos FPGAs da família Virtex as informações são gravadas em con-
juntos de 32 bits, chamados palavras. Portanto, o quadro deve conter um número de bits que seja
múltiplo de 32. Por exemplo, para quadro ilustrado na Figura 4.5 há 612 bits (576 para CLBs e 36
para os IOBs). Como 612 não é divisível por 32 (o resto desta divisão seria 0,125 palavras), são
60