12.04.2013 Views

pdf (90) - Faculdade de Informática - pucrs

pdf (90) - Faculdade de Informática - pucrs

pdf (90) - Faculdade de Informática - pucrs

SHOW MORE
SHOW LESS

You also want an ePaper? Increase the reach of your titles

YUMPU automatically turns print PDFs into web optimized ePapers that Google loves.

Figura 5.10: Visualização do conteúdo <strong>de</strong> um CLB.<br />

cores <strong>de</strong> modo a garantir o roteamento entre eles. Esta é uma necessida<strong>de</strong> quando se preten<strong>de</strong> que<br />

os cores envolvidos comuniquem-se entre si. Se os cores em questão forem disjuntos, ou seja, se<br />

possuírem apenas comunicação com o mundo externo e não um com o outro, não há problema <strong>de</strong><br />

roteamento, nem sequer há necessida<strong>de</strong> <strong>de</strong> um barramento para prover a conexão entre eles. Mas<br />

também não faz sentido, no contexto <strong>de</strong>ste trabalho, uma aplicação implementada <strong>de</strong>sta forma.<br />

Contudo, preten<strong>de</strong>-se exatamente que seja possível reconfigurar o FPGA parcialmente para inserir<br />

ou remover cores que tenham inter<strong>de</strong>pendências ou que <strong>de</strong> alguma forma necessitem comunicar-se.<br />

Mesmo que o barramento em questão ainda seja apenas uma proposta, é possível vislumbrar uma<br />

forma <strong>de</strong> conectar cores a ele, conforme é explanado no item a seguir.<br />

5.4.2 Interconexão entre um core <strong>de</strong> aplicação e o barramento<br />

Enquanto o protótipo <strong>de</strong> barramento <strong>de</strong> interconexão <strong>de</strong> cores para FPGAs está sendo <strong>de</strong>senvol-<br />

vido por outro membro do GAPH [PAL01], este trabalho propõe um método para interconexão entre<br />

um core <strong>de</strong> aplicação e esse barramento. Da Figura 5.13 po<strong>de</strong> ser abstraída esta idéia. Na Figura<br />

5.13-b verifica-se que uma área correspon<strong>de</strong>nte a um core é encontrada e selecionada <strong>de</strong> um arqui-<br />

vo <strong>de</strong> configuração gerado pelas ferramentas <strong>de</strong> CAD da Xilinx. Os bits relativos à esta área são<br />

88

Hooray! Your file is uploaded and ready to be published.

Saved successfully!

Ooh no, something went wrong!