pdf (90) - Faculdade de Informática - pucrs
pdf (90) - Faculdade de Informática - pucrs
pdf (90) - Faculdade de Informática - pucrs
You also want an ePaper? Increase the reach of your titles
YUMPU automatically turns print PDFs into web optimized ePapers that Google loves.
A computação reconfigurável pressupõe virtualização do hardware. E esta prescin<strong>de</strong> <strong>de</strong> algumas<br />
características, tais como:<br />
➢ Lógica programável baseada em SRAM;<br />
➢ Disposição regular dos recursos <strong>de</strong> lógica programável;<br />
➢ Possibilida<strong>de</strong> <strong>de</strong> reconfiguração dinâmica;<br />
➢ Microprocessador, memória e lógica programável no mesmo circuito integrado;<br />
➢ Um barramento que permita a inserção/remoção <strong>de</strong> cores sem que seja interrompida a comuni-<br />
cação <strong>de</strong> cores pré-existentes entre si e com o mundo externo.<br />
O último item é a lacuna a ser preenchida aqui.<br />
A idéia é prover uma maneira <strong>de</strong> diminuir os problemas <strong>de</strong> integração em SoCs, aumentando a<br />
portabilida<strong>de</strong> e disponibilida<strong>de</strong> <strong>de</strong> cores, o que resulta em uma aceleração no tempo para um <strong>de</strong>termi-<br />
nado produto chegar ao mercado.<br />
O que se encontra até agora é uma dificulda<strong>de</strong> na integração <strong>de</strong> cores por não haver uma padroni-<br />
zação nos esquemas <strong>de</strong> interconexão. Isto requer a criação <strong>de</strong> lógica <strong>de</strong> cola para conectar cada parte<br />
dos cores envolvidos entre si e com o mundo externo. Fica evi<strong>de</strong>nte que a existência <strong>de</strong> um barramento<br />
<strong>de</strong> interconexão <strong>de</strong> cores possibilitaria sua integração <strong>de</strong> forma mais simples e rápida. Analogamente,<br />
essa interface po<strong>de</strong> ser comparada a um barramento <strong>de</strong> um microcomputador, tal como o barramento<br />
PCI.<br />
Neste sentido, este trabalho propõe um método para prover esse barramento em um FPGA co-<br />
mercial, cuja arquitetura não previu tal necessida<strong>de</strong>. Na Seção 2.6 foram analisadas propostas <strong>de</strong><br />
barramentos semelhantes, mas que foram i<strong>de</strong>alizadas para ASICs. No item 5.5.1 é apresentada nossa<br />
proposta.<br />
5.5.1 Proposta <strong>de</strong> barramento para interconexão <strong>de</strong> cores<br />
O processo <strong>de</strong> inserção ou remoção <strong>de</strong> cores do FPGA é especialmente prejudicado em função <strong>de</strong><br />
problemas relacionados com roteamento e conflitos <strong>de</strong> entrada e saída. Fica claro que os dispositi-<br />
vos da família Virtex não foram projetados com recursos previamente estabelecidos que facilitassem<br />
esse processo. Em vista <strong>de</strong>ssa necessida<strong>de</strong>, caso pretenda-se utilizar o FPGA com essa finalida<strong>de</strong>, é<br />
imprescindível estabelecer uma forma <strong>de</strong> comunicação entre cores e dos cores com o mundo externo.<br />
Isto po<strong>de</strong> ser possível com o projeto <strong>de</strong> um core que atue como um árbitro entre os cores <strong>de</strong><br />
aplicações. Tal módulo, chamado a partir <strong>de</strong> agora <strong>de</strong> “barramento” é configurado no dispositivo e<br />
91