pdf (90) - Faculdade de Informática - pucrs

More documents

Recommendations

Info

Figura 4.13: Um quadro de um XCV100. O último passo, então, é encontrar o bit na palavra. Este cálculo é dado pela equação 4.6: £¢ ©¢ ¢¤ ¢ Observa-se na Figura 4.13 que desta forma foi localizado o bit 14 da F-Lut da CLB R1C1.S0. Recapitulando o problema (Figura 4.11) e a seqüência das equações, tem-se que MJA (Figura 4.4 e Figura 4.12) indica a coluna que contêm a CLB R1C1.S0. O MNA informa o quadro onde está o bit que se quer encontrar (Figura 4.12). Fm_bit_idx mostra a posição desse bit em relação ao quadro, conforme a Figura 4.12. fm_st_wd indica, no arquivo de configuração, a palavra onde o quadro informado pelo MNA é iniciado (Figura 4.13). fm_wd é o deslocamento, em termos de palavras, do início do quadro até a palavra que contém o bit procurado (Figura 4.13). Finalmente, fm_wd_bit_idx localiza o bit desejado dentro de uma palavra. Desta forma está compreendida a localização de um determinado bit dentro de um FPGA Virtex, o que é essencial para que se proceda a uma reconfiguração parcial. No próximo capítulo serão descritas ferramentas para manipulação de bitstreams desenvolvidas a partir do estudo apresentado nesta Seção. 6 trunc(x) é uma função que retorna o maior inteiro não maior que x. Por exemplo, trunc(2,7) = 2 72 (4.6)
Capítulo 5 Ferramentas para reconfiguração remota e parcial Como uma das lacunas para o desenvolvimento da tecnologia de reconfiguração dinâmica de sistemas digitais é a falta de ferramentas de CAD, durante a pesquisa que originou esta dissertação, buscou-se desenvolver um conjunto de ferramentas que contribuísse à diminuição dessa carência. Este Capítulo mostra dois conjuntos de aplicativos desenvolvidos para manipular arquivos de con- figuração, desde um nível mais baixo (bit) até a reconfiguração de módulos completos de hardware. O primeiro conjunto compreende aplicativos baseados nas classes JBits para prover reconfiguração remota de FPGAs, além de possibilitar que essa reconfiguração ocorra sem que o usuário tenha co- nhecimento de detalhes arquiteturais do dispositivo com o qual está trabalhando. O segundo conjunto é composto por outros três aplicativos desenvolvidos sem o auxílio do JBits, baseados apenas nos estudos da estrutura e organização interna de FPGAs da família Virtex, descritos na Seção 4.2. O primeiro aplicativo deste conjunto permite manipular um arquivo de configuração em nível de bit, oferecendo grande flexibilidade e permitindo a geração de um bitstream parcial. O segundo aplicativo trata apenas de esconder alguns detalhes referentes aos protocolos de configuração, permitindo ao usuário manipular sua aplicação no nível de LUTs. O terceiro programa deste conjunto é uma ferramenta de alto nível que permite a unificação de cores através de uma interface gráfica, gerando um novo arquivo de configuração a partir de dois cores iniciais. A necessidade de uma certa compatibilização entre os cores que serão inseridos ou removidos de determinado sistema induz ao desenvolvimento de uma interface de comunicação entre esses módu- los, e deles com o mundo externo. Esta proposta é apresentada na Seção 5.6. 73
Page 1:
Pontifícia Universidade Católica
Page 5:
Agradecimentos Um trabalho extenso
Page 8 and 9:
viii
Page 11 and 12:
Sumário RESUMO vii ABSTRACT ix LIS
Page 13 and 14:
Capítulo 5: Ferramentas para recon
Page 15 and 16:
Lista de Figuras 1.1 Gráfico indic
Page 17 and 18:
Lista de Tabelas 2.1 Classificaçã
Page 19 and 20:
Lista de Abreviaturas FPGA Field-Pr
Page 21 and 22:
Capítulo 1 Introdução Este Capí
Page 23 and 24:
mais flip-flops. A maioria das arqu
Page 25 and 26:
➢ Compatibilidade em relação a
Page 27 and 28:
Essas lacunas motivam a pesquisa no
Page 29 and 30:
Capítulo 2 Estado-da-arte em siste
Page 31 and 32:
2.1.1.2 Granularidade Granularidade
Page 33 and 34:
➢ FPGA sem acesso a memória exte
Page 35 and 36:
➢ Sistema dinâmico: Envolve um a
Page 37 and 38:
Sistemas PRISM DECPerLe Splash Spyd
Page 39 and 40:
do a cada elemento uma pequena cach
Page 41 and 42: Figura 2.4: Exemplo de relocação
Page 43 and 44: complicar os programas de roteament
Page 45 and 46: Os aumentos na eficiência providos
Page 47 and 48: 2.4.1.2 Exemplo de comparação ent
Page 49 and 50: propósito específico para execuç
Page 51 and 52: 2.4.2.2 O framework Dynasty Dynasty
Page 53 and 54: arquivo texto (nos formatos VHDL e
Page 55 and 56: hardware de tamanho arbitrário. Al
Page 57 and 58: Garp é um processador baseado no c
Page 59 and 60: Barramentos Globais n
Page 61 and 62: Figura 2.13: Esquema da estrutura i
Page 63 and 64: 2.6 Interfaces para conexão entre
Page 65: Wishbone utiliza uma arquitetura me
Page 68 and 69: plexidade, este programa de control
Page 70 and 71: aplicação Java escrita pelo usuá
Page 72 and 73: XHWIF, a interface de hardware Xili
Page 75 and 76: Capítulo 4 Hardware que habilita r
Page 77 and 78: A implementação do Cache Logic é
Page 79 and 80: Cada FPGA da família Virtex possui
Page 81 and 82: Figura 4.5: Abstração de um quadr
Page 83 and 84: O bitstream é composto por um flux
Page 85 and 86: A Figura 4.7-V inclui a escrita de
Page 87 and 88: Figura 4.10: Final de um arquivo de
Page 89 and 90: Assim, como mostrado na Figura 4.11
Page 91: Portanto, para este caso, o bit 14
Page 95 and 96: Tabela 5.1: Alguns comandos do JBit
Page 97 and 98: sas coordenadas foi explicado no it
Page 99 and 100: Figura 5.5: Interface do reconfigur
Page 101 and 102: Figura 5.6: Interface do Reconfigur
Page 103 and 104: linha 11 determina um reset no regi
Page 105 and 106: Tabela 5.3: Bits configuráveis do
Page 107 and 108: Figura 5.9: Visualização do core
Page 109 and 110: Figura 5.11: Seleção de um core n
Page 111 and 112: A computação reconfigurável pres
Page 113: ➢ Os módulos em questão devem p
Page 116 and 117: causa de problemas já descritos. A
Page 119 and 120: Referências Bibliográficas [ALG89
Page 121 and 122: [IBM99] IBM. The CoreConnect bus ar
Page 123: [XIL99a] XILINX. XC6200 datasheet.
show all

pdf (90) - Faculdade de Informática - pucrs

Create successful ePaper yourself

Delete template?

Save as template?