pdf (90) - Faculdade de Informática - pucrs

2.6 Interfaces para conexão entre cores
Com o aumento da densidade ocasionado pelos avanços na tecnologia de semicondutores, tornou-
se possível a integração de numerosas funções em um único circuito integrado. Com isto, alguns
periféricos que antes comunicavam-se com o processador através de barramentos externos, agora são
integrados na mesma pastilha. Conseqüentemente, os projetistas passaram a ter que se preocupar com
problemas tais como ter desenvolver barramentos intra-dispositivo que provejam comunicação entre
os cores embutidos, e de cada core com o mundo externo.
Em vista dessa necessidade várias iniciativas surgiram. A maioria é voltada para ASICs, muito
embora seus princípios possam ser aproveitados para o desenvolvimento de barramentos de comuni-
cação para SoCs ou mesmo para FPGAs convencionais. A seguir, serão mostradas as principais idéias
de dois desses barramentos, que inspiram a proposta apresentada na Seção 5.6.
2.6.1 CoreConnect
CoreConnect é uma iniciativa da IBM para prover integração e reutilização de processadores e
cores de aplicações específicas em um só dispositivo (SoC) [IBM99]. A arquitetura do barramento
CoreConnect permite aos projetistas de hardware montar projetos de SoCs facilmente, desde que o
façam utilizando cores projetados com as especificações do barramento. Isto faz com que o tempo de
projeto e, conseqüentemente o time-to-market, do produto sejam bastante reduzidos.
Conforme pode ser visto na Figura 2.15, essa arquitetura é composta por um barramento de pro-
cessador local (PLB - Processor Local Bus), barramento periférico interno ao circuito integrado (OPB
- On-chip Peripheral Bus), um circuito que une esses dois barramentos (bus bridge), e um barramento
de controle de dispositivo (DCR - Device Control Register). Periféricos podem ser conectados ao PLB
com uma grande largura de banda e baixa latência. Cores com freqüência mais baixa são conectados
ao OPB, reduzindo o tráfego no PLB, o que aumenta o desempenho geral do sistema. O princípio
de funcionamento baseia-se em um árbitro, que decide qual core de sistema (System core) vai fazer
acesso o barramento de cada vez.
O PLB soluciona questões de alto desempenho e baixa latência para cores integrados ao SoC.
Ele é totalmente síncrono, e suporta a conexão de até 8 cores atuando como mestres e múltiplos
cores escravos, cujo número vaira de acordo com a implementação do árbitro. Existem 3 diferentes
versões de arquitetura, com 32, 64 ou 128 bits. Possui ainda barramentos de dados diferentes para
leitura e escrita, o que torna possível transferências sobrepostas, a altas taxas. A especificação do
PLB descreve uma arquitetura de sistema com detalhamento de sinais e transações.
O OPB é um barramento de entrada e saída, criado para aliviar gargalos de desempenho entre
43