pdf (90) - Faculdade de Informática - pucrs
pdf (90) - Faculdade de Informática - pucrs
pdf (90) - Faculdade de Informática - pucrs
You also want an ePaper? Increase the reach of your titles
YUMPU automatically turns print PDFs into web optimized ePapers that Google loves.
complicar os programas <strong>de</strong> roteamento e posicionamento. Numa estrutura <strong>de</strong> roteamento unidimen-<br />
sional, o posicionamento dos cores é restrito ao longo <strong>de</strong> apenas um eixo, o que faz com este ocorra<br />
muito mais rápido.<br />
2.3.3.1 Arquitetura do R/D FPGA<br />
A lógica programável do R/D FPGA é composta por uma matriz <strong>de</strong> bits <strong>de</strong> SRAM. Esses bits são<br />
habilitados para leitura/escrita através da <strong>de</strong>codificação do en<strong>de</strong>reço <strong>de</strong> linha pelos dados <strong>de</strong> progra-<br />
mação. Contudo, a coluna do <strong>de</strong>codificador, multiplexador e drivers tri-state <strong>de</strong> entrada foi substituída<br />
por uma estrutura <strong>de</strong>nominada área <strong>de</strong> preparação (staging), conforme Figura 2.5 (b).<br />
Essa área <strong>de</strong> preparação é uma pequena área <strong>de</strong> armazenamento temporário (buffer), o qual é es-<br />
sencialmente um conjunto <strong>de</strong> células <strong>de</strong> memória igual ao número <strong>de</strong> uma linha <strong>de</strong> programação do<br />
FPGA. Cada linha, e por conseguinte a área <strong>de</strong> preparação, contém palavras <strong>de</strong> dados para configu-<br />
ração. Uma vez que a informação para a linha esteja completa na área <strong>de</strong> preparação, a área inteira é<br />
escrita em uma operação na memória <strong>de</strong> configuração do FPGA, conforme o en<strong>de</strong>reço contido na li-<br />
nha <strong>de</strong> en<strong>de</strong>reços. Essa estrutura é semelhante à proposta implementada nos FPGAs da família Virtex<br />
da Xilinx.<br />
Na área <strong>de</strong> preparação do R/D FPGA há um pequeno <strong>de</strong>codificador que habilita leituras/escritas<br />
en<strong>de</strong>reçáveis. A coluna <strong>de</strong> <strong>de</strong>codificação <strong>de</strong>termina qual das palavras na área <strong>de</strong> preparação está sendo<br />
referenciada num dado momento.<br />
O <strong>de</strong>codificador <strong>de</strong> linha inclui uma sutil modificação, qual seja, a adição <strong>de</strong> dois registradores, um<br />
multiplexador 2 para 1 para escolher entre esses registradores, e um somador. Todas essas estruturas<br />
são iguais em largura ao en<strong>de</strong>reço da linha. Isto permite que um <strong>de</strong>slocamento vertical seja carregado<br />
em um ou mais registradores para ser adicionado ao novo en<strong>de</strong>reço <strong>de</strong> linha, o que resulta num novo<br />
en<strong>de</strong>reço <strong>de</strong> linha relocado. Um dos registradores é o registrador <strong>de</strong> escrita <strong>de</strong> <strong>de</strong>slocamento, o qual<br />
armazena o <strong>de</strong>slocamento <strong>de</strong> relocação enquanto uma configuração é escrita. O outro é o registrador<br />
<strong>de</strong> leitura, que é usado durante a <strong>de</strong>sfragmentação para ler do FPGA uma configuração relocada.<br />
O ponto principal da arquitetura proposta é a possibilida<strong>de</strong> <strong>de</strong> posicionar a lógica em qualquer<br />
parte do FPGA, in<strong>de</strong>pen<strong>de</strong>ntemente dos pinos <strong>de</strong> E/S que são necessários para comunicação com<br />
o mundo externo. Somado a isto, a relocação e a <strong>de</strong>sfragmentação ocorrem <strong>de</strong> forma simplificada,<br />
criando o ambiente i<strong>de</strong>al para implementação <strong>de</strong> sistemas RTR.<br />
2.4 Métodos para projeto / implementação <strong>de</strong> SDR<br />
23