SP - UMEL - Vysoké učení technické v Brně

110 FEKT Vysokého učení technického v BrněOffset se obecně skládá ze dvou složek- systematický offset- náhodný offsetPrvní z nich závisí na kvalitě návrhu obvodu. Vhodným návrhem můžeme tuto složkuminimalizovat. Druhý příspěvek je produkován náhodnými fluktuacemi fyzikálních atechnologických parametrů na ploše čipu. Tento typ lze potlačit pečlivým návrhem layoutu,který minimalizuje neshodnosti (mismatch) mezi kritickými komponenty.Připojení shodného napětí jsme rozebírali v části věnované souhlasnému zesílení. Víme,že vstupní část pracuje symetricky a dá se vpodstatě rozdělit na dvě stejné poloviny. Tím seopět dostáváme k obvodu na Obr. 59. Předpokládejme vstupní souhlasné napětí v„normálním“ rozmezí, poloviční tranzistor M7 pracuje v saturační oblasti a proud jímprotékající, a potažmo i tranzistorem M3, je kopie proudu I Bias .Výstupní blok je vpodstatě tvořen dvěma proudovými zdroji: jeden (M5) odsává prouddodávaný tím druhým (M6). Oba tranzistory M5 i M6 pracují v saturační oblasti. Protože obazdroje mají velkou výstupní impedanci, dosáhne výstupní napětí hodnoty V AG pouzev případě, kdy jsou oba proudy I M5 a I M6 shodné. Tranzistor M5 zrcadlí proud M3, který jakjsme si řekli je shodný s proudem tranzistorem M7. Potom platíIBias( W / L)( W / L)I( W / L)( W / L)6 Bias75= ⋅ ⋅B2 ( W / L)B( W / L)( 10.51 )3Což dále vede1( W / L)3⋅ ( W / L)6= IBias⋅ ( W / L)7⋅ ( W / L)52( 10.52 )Poslední uvedený vzorec předpokládá použití ideálního proudového zrcadla. Veskutečnosti zrcadlený proud není úplně shodný s proudem referenčním díky konečné výstupníimpedanci MOS tranzistorů. Potom, při respektování vzorce ( 10.52 ), malá neshodatranzistorů M5 a M6 (jejich výstupních odporů) vede ke vzniku trvalého offsetu. Návrhářmůže v tomto případě trimovat rozměry tranzistoru, čímž může tento offset vykompenzovat.Připomeňme, ale důležitou věc: toto vykompenzování je platné pouze pro ověřovacísimulace! Důvodem je konečná přesnost tranzistorových modelů a navíc simulace probíhají zapřesně stanovených okolních podmínek, které nejsou v praxi přesně dosažitelné a hlavnědlouhodobě udržitelné. Ještě dalším velmi závažným důvodem je to, že pro vytvořeníoptimalizovaného layoutu potřebuje tranzistory, jejichž šířky jsou ve vhodných poměrech.Trimování může vést k rozměrům tranzistoru, které tuto podmínku nesplní a následný layoutmůže být velmi problematický a nevhodný.Dosadíme-li rovnici ( 10.52 ) do rovnice ( 10.47 ) dostaneme2 ( W / L)1( W / L)3Av= α ⋅( W / L)( 10.53 )BI W / L)Bias(7Z tohoto vzorce plyne následujícíomezení: pokud budeme brát v úvahu snahu ominimalizaci systematického offsetu, nemůžemepro nastavení DC zisku dále využívat druhéhozesilovacího stupně.MÉNĚ SVOBODY PRO NÁVRHPro dosažení nulového nebominimálního systematickéh o offsetumusí být splněna podmínka( 10.52 ).Za toto zaplatí návrhář ztrátou jednohostupně volnosti v návrhu zesilovače.