12.07.2015 Views

SP - UMEL - Vysoké učení technické v Brně

SP - UMEL - Vysoké učení technické v Brně

SP - UMEL - Vysoké učení technické v Brně

SHOW MORE
SHOW LESS
  • No tags were found...

You also want an ePaper? Increase the reach of your titles

YUMPU automatically turns print PDFs into web optimized ePapers that Google loves.

Návrh analogových integrovaných obvodů (BNAO) 27vodiče a velmi souvisí se spolehlivostí a životností čipu. Obvykle se problém objevuje vmístech s velkou proudovou hustotou, úzkých vodičích, v rohových strukturách či případechkdy vodič překonává nerovnost (skok) oxidové vrstvy, na které leží. Malá příměs mědi zpevnístrukturu hliníkové vrstvy a omezí vliv tohoto nepříjemného jevu.Žíhání metalu v dusíko-vodíkové atmosféře (N 2 /H 2 ) se využívá k vylepšení kontaktumetal-polovodič a redukci povrchového napětí přechodu polovodič-hradlový oxid.Jak je vidět v Tab. 3 výrobní proces se poměrně výrazně změnil. Změny jsou hlavně vzavádění nových procesních kroků, které mají za úkol vylepšovat vlastnosti čipu, jako jsoulepší výkonnost, spolehlivost a výtěžnost výrobního procesu. Jednou z největších anejdůležitějších změn je zkrácení minimální délky kanálu MOS tranzistoru (vpodstatě jde okontinuální proces, alespoň prozatím). Kratší délka kanálu umožňuje rychlejší průchod nosičůnáboje kanálem a tím výrobu rychlejší struktury (max. kmitočet). Navíc samozřejmězmenšení délky kanálu přináší menší plochu MOS struktury a umožňuje tak vyrobit na stejnéploše čipu větší množství MOS tranzistorů než v minulosti. Jak se technologie zlepšuje, jemožné také zvětšovat celkovou velikost čipu a tak množství tranzistorů na čipu roste ještěrychleji. S novými technologiemi se zvětšil také waffer a můžeme na něj umístit většímnožství čipů. Tím dochází k redukci počtu nevyhovujících čipů, které se nacházejí naokrajích wafferu, a výsledkem je klesající cena čipu (více čipů na waffer snižuje se cenačipu).Další změny se dají rozdělit mezi vylepšení technologického procesu a obvodovévylepšení. Toto rozdělení nemůže být striktní, protože obvodové vylepšení obvykle vyžadujínový nebo vylepšený výrobní proces.Hlavním obvodovým vylepšením či změnou je využívání obvodů CMOS, tj. obvodů,obsahující tranzistory typu N i P. V začátcích MOS technologií byli PMOS tranzistorynahrazovány tranzistory NMOS, hlavně kvůli lepší pohyblivosti elektronů a kvalitnějšímuvýrobnímu procesu. Zátěže tvořené obohacenými typy tranzistorů byly vyměněny za rezistorya poté za MOS tranzistory ochuzeného typu čímž bylo dosaženo rychlejších obvodů a širší(větší) pracovní oblasti. Analogové obvody se ubíraly podobnou cestou. Plně komplementárnítechnologii použila jako první firma RCA, ale neujala se okamžitě, protože obvody bylypomalejší a zabírali větší plochu než jejich ekvivalenty pracující v „ochuzené“ NMOStechnologii. Jakmile se však počet tranzistorů na čipu začal zvětšovat, výhody CMOStechnologie se stávaly stále zřetelnější. Výhodou byly hlavně mnohem menší výkonové ztrátya širší pracovní oblast. CMOS technologie se stala výhodnou, jakmile se počet tranzistorů načipu dostal do řádu tisíců. Dnes je CMOS technologie dominantní technologiípolovodičového průmyslu. Hlavním trumfem je redukce výkonových ztát na desetinu vporovnání s jinými technologiemi a tato vlastnost vyvažuje i to, že CMOS obvody jsou o 30–50 % pomalejší a zabírají více místa na čipu.Vylepšení výrobních procesů se dá opět hypoteticky rozdělit na vylepšení mající zaúkol zlepšení obvodové vlastnosti a ty, které mají za úkol zlepšit spolehlivost a výtěžnost.Toto rozdělení je opět poněkud zavádějící, ale je dobré vědět, jaký vliv mají různé procesy nacelkové vlastnosti čipu. Do skupiny vylepšení, které se vážou k výrobě (spolehlivost,životnost, výtěžnost) patří CVD depozice, iontová implantace, RIE leptání, naprašování,planarizace a deuteriové žíhání. Procesní kroky, které přímo ovlivňují elektrické vlastnostistruktur, jsou self-aligned výrobní proces polySi hradel, kapacitory ze silicidových vrstev,LOCOS izolace, víceúrovňové vedení metalových spojů a měděné metalové spoje.Self-aligned poly-silicon gate proces se objevil ještě před CMOS technologií a označujezačátek éry moderních MOSFET tranzistorů. Self-aligned (samočinně soukryvné) struktury(kap. 3.5.2) jsou vyráběny s využitím hradla jako masky pro aktivní oblasti source-drain.

Hooray! Your file is uploaded and ready to be published.

Saved successfully!

Ooh no, something went wrong!