SP - UMEL - Vysoké učení technické v Brně

38 FEKT Vysokého učení technického v Brně4.3 Hlavní zásady tvorby layoutuPokud budete dodržovat výše uvedená pravidla při vytváření floorplanu bude konečnýlayout vypadat profesionálně. Nicméně existuje ještě několik dalších doporučení, které vámpomohou navrhnout layout lépe hlavně z hlediska elektrické či technologické robustnosti(odolnosti vůči parazitním vlivům výrobního procesu). Tyto níže uvedené zásady jsou běžněrespektovány v průmyslu při navrhování kompaktních a high-performance čipů. Zde jsouuvedeny ty nejdůležitější:1. Sdílejte aktivní difúzní oblasti tranzistorů, které jsou propojeny. Toto pravidlominimalizuje plochu a také parazitní kapacity (umožňuje dosahovat rychlejších změnstavů). Existuje několik technik optimalizace sdílení těchto difúzních oblastí. (např.Euler path method v [Weste and Eshraghian Section 5.3.3]). Pokud je sdílena oblastkontaktu, který je připojen k VDD nebo VSS, je povoleno tuto oblast rozšířit (myšlenodifúzní oblast mezi hradly) v případě kdy potřebujeme vést kolem tohoto kontaktuještě další signál v M1 (Obr. 5) Vzniklá parazitní kapacita je akceptována, neboť tentouzel je připojen ke konstantnímu potenciálu. Rozšíření by mělo být limitováno našířku jednoho extra signálu, protože jeden z tranzistorů bude připojen k napájení přesparazitní odpor vzniklý tímto rozšířením.Obr. 5 Sdílejte aktivní difúzní oblasti MOS tranzistorů2. Kreslete všechny hradla MOS tranzistorů ve stejné orientaci. V moderníchtechnologiích (pod 0,12 µm) je nepřesnost vzniklá nedokonalým srovnáním(soukryvem) masek (alignment) a následným vytvářením struktur (patterning) hradel(leptání) už dosti významná na to, aby tyto jevy ovlivnili minimální efektivní délkukanálu a tím potažmo i elektrické vlastnosti tranzistorů. Dva tranzistory stejnýchvelikostí, ale nestejné orientace se mohou jevit elektricky různé a to hlavně z důvodů,že nepřesnosti, které jsou zmíněny výše, jsou rozdílné pro různé orientace na čipu.