SP - UMEL - Vysoké učení technické v Brně

Návrh analogových integrovaných obvodů (BNAO) 31jsou stejné pro oba druhy tranzistorů. Vrstvy aktivních oblastí (difúzní oblasti drain a source)musí být samozřejmě vyrobeny zvlášť pro každý typ MOS tranzistoru. Protože CMOStechnologie obsahuje PMOS tranzistory, které jsou díky nižší pohyblivosti děr pomalejší, jenutné upravit jejich velikost vůči NMOS tranzistorům v případě, kdy chceme vyrobittranzistory s ekvivalentním výstupním proudem (pozn.: pozor, větší tranzistor znamená většíparazitní kapacity).Výhodou CMOS invertoru je velký rozsah výstupního signálu – od minimální hraniceVSS až po VDD. Tento velký rozsah výstupního signálu spolu s poměrně strmou převodnícharakteristikou dávají poměrně široké mantinely pro samotný obvodový návrh a slibují velkýzisk. Navíc u CMOS logiky neteče v ustáleném (klidovém) stavu obvodem žádný (ztrátový)proud. Ztrátový výkon (proud) se objevuje pouze v případě, kdy se logická hradla překlápí.CMOS logika není rychlejší než NMOS logika, ale je díky svým vlastnostem velmi výhodnápro integrované obvody s velkou integrací (VLSI/ULSI)CMOS obvody mají jednu velmi nežádoucí vlastnost, jde o tzv. latchup efekt. Latchup(česky zachycení) se objevuje v případech, kdy se velmi blízko vedle sebe střídají navzájem 4oblasti n+ a p+. Dohromady vytvoří strukturu dvou parazitních bipolárních tranzistorů, jedennpn a druhý pnp. Báze je vždy propojena na kolektor druhého tranzistoru a struktura jepodobná struktuře dvou tyristorů zapojených do kříže. Pokud poteče bází jednoho tranzistoruproud, bude zesílen a objeví se potom jako proud do báze tranzistoru druhého. Pokudproudový zesilovací činitel tranzistorů bude větší než 1, poroste proud oběma tranzistory aždo doby, kdy bude omezen parazitním sériovým odporem. Latchup efekt tedy přináší zvětšeníztrátového výkonu a může způsobovat chybové překlápění v CMOS logice (faulty logiclevels). Principiálně může být tento nežádoucí efekt odstraněn pomocí separace jednotlivýchtypů struktur. Efektivnější a na plochu méně náročný způsob je využití izolačních příkopů(trenches), které blokují tok minoritních nosičů. Mezi jednotlivými n a p oblastmi se vyleptáhluboký a úzký příkop, který se naplní izolační vrstvou.3.6 Parazitní jevy moderních MOS tranzistorů3.6.1 Modulace délky kanáluModulace délky kanálu je u MOS tranzistorů způsobena nárůstem šířky depletičnívrstvy kolem oblasti drain vlivem zvýšení napětí na této elektrodě. Výsledkem je zkrácenídélky kanálu a nárůst proudu drainem. Názorná ukázka je Graf 3.7. Tento efekt je patrnýhlavně u tranzistorů s krátkým kanálem a nízkou hustotou dotace substrátu. Extrémnímpřípadem modulace délky kanálu je jev nazvaný punch through. Zde dochází ke zkráceníkanálu na nulovou délku. Vhodně zvolená délka kanálu může redukovat vliv modulace. Připrocesu zmenšování technologie (scaling) lze tento efekt minimalizovat také vhodněnastavenou hustotou dotace substrátu. Obecně platí – při zkrácení délky kanálu se zvýšíhustota dotace.