SP - UMEL - Vysoké učení technické v Brně

Návrh analogových integrovaných obvodů (BNAO) 119inverze, ale je stále dostatečně blízko oblasti inverze slabé, a tudíž lze předpokládat příznivýpoměr g m /I D . Tato myšlenková konstrukce nám poskytne chybějící 3. rovnici.Z GBW a C L určíme g m1 (rov. 1) při předpokladu možnosti zanedbání C n5 vůči C L .( W / L) g ( )PotommK ′1=1/ 2nVGS1−VTI ( )aB= gm/ vGS−VT1.Nakonec (W/L) 4 určíme podle rovnice 2b.Pozn.:Alternativní způsoby jsou určení V GS4 -V T =0,5 V z důvodu lepšího „matchingu“ layoutunebo výběr (W/L) 4 =1 pro návrh OTA s minimální plochou layoutu. Je samozřejmé, že každámetoda dává odlišné výsledky, ale nakonec ten „správný“ postup návrhu volí návrhář seznalostí využití výsledného OTA v další komplexnější struktuře.Příklad 10.4Navrhněte jednoduchý CMOS OTA (viz. obr.) při znalosti GBW, C L a fázové rezervy(PM, která koresponduje s f nd =3*GBW).Vytvořte návrhové postupy pro následující případy (použijte zjednodušenou rovnici provýpočet C n4 , tzn. k 3 =0):a) znáte I Bb) znáte V GS1 -V Tc) znáte (W/L) 1d) znáte (W/L) 4Řešení (4 možné postupy):a) Vypočteme g m1 =2πC L GBW- pro T1 nyní známe g m1 a I DS1 =I B /2 . Můžeme tedy snadno vypočítat V GS1 -V T a(W/L) 1 , kdy V GS1 -V T =2I DS1 /g m1 a (W/L) 1 =g m1 /(2K´n(V GS1 -V T )).- kapacita C n4 je spočtena z layoutu, C n4 ≈k 1 (W/L) 1- vedlejší (nedominantní) pól na 3*GBW je dán hodnotami C n4 a g m3 ;g m3 =6πC n4 GBW. Pro velikosti W a L tranzistoru T3 potom postupujeme stejnějako pro T1.b) Vypočteme g m1 =2πC L GBW- pro T1 nyní známe gm1 a V GS1 -V T . Můžeme tedy snadno vypočítat I DS1 a (W/L) 1 ,I DS1 =g m1 (V GS1 -V T )/2 a (W/L) 1 =g m1 /(2K´n(V GS1 -V T )). Je také zřejmé, že I B =2*I DS1 .- Dále pokračujeme jako v případě a)c) Opět vypočteme g m1 =2πC L GBW