pdf-Datei mit 72-dpi-Fotos - FG Mikroelektronik, TU Berlin

Technische Universität Berlin
Institut für Mikroelektronik
Lukas Bauer
Kurzfassung (Abstract)
Dissertation
Perspektiven des modernen ASIC-Designs
Kurzfassung (Abstract)
Seite 103
Das exponentielle Wachstum der Mikroelektronik, das etwa alle fünf Jahre eine Verzehnfachung der Schaltungskomplexitäten
erlaubt, stellt den ASIC-Designer ständig vor neue Herausforderungen. Um von der
Produktivität und Designsicherheit her mit dem Wachstum mithalten zu können, ist eine Revolution der
Designmethoden in regelmäßigen Abständen unabdingbar. Die heute mögliche Totalintegration eines
hochkomplexen Systems in einem Chip bringt jedoch nicht nur Probleme mit sich, sondern eröffnet dem
Designer auch völlig neue Möglichkeiten.
In der vorliegenden Arbeit wird zunächst, um den ASIC-Begriff indirekt zu definieren, kurz die historische
Entwicklung integrierter Schaltungen vom ersten Transistor bis zum „System on a Chip“ beleuchtet; außerdem
werden Motive für den ASIC-Einsatz aufgezeigt und die ASICs von den Märkten und Einsatzfeldern
her gegenüber den Standardkomponenten abgegrenzt.
Die technologischen und wirtschaftlichen Randbedingungen der ASIC-Integration werden anhand von 18
Diagrammen erläutert, in denen die historische und die zu erwartende künftige Entwicklung der wichtigsten
Größen dargestellt wird. Einige Kernparameter sind bis heute sehr steilen und lang anhaltenden exponentiellen
Wachstumstrends gefolgt, die sich zumindest für die Laufzeit eines ASIC-Projekts fortsetzen
dürften. Da das Wachstum technologisch gesehen ein ständiges Vordringen in neue Grenzbereiche erfordert
und mit enormen Kostensteigerungen insbesondere bei der Maskenfertigung einhergeht, nehmen die
Einrichtungskosten bei der ASIC-Produktion explosionsartig zu, was nur noch bei sehr großen Stückzahlen
eine wirtschaftliche Fertigung erlaubt.
Es werden zeitgemäße, in der Praxis erprobte Entwurfsstrategien vorgestellt, die der Fehlervermeidung und
der Produktivitätssteigerung dienen. Hierzu zählen die Logiksynthese, der Einsatz von IPs und insbesondere
die Verwendung grafischer HDL-Programme, die gegenüber der Programmierung in reinem HDL eine
weitere Abstraktion und eine übersichtlichere Darstellung erlauben, welche intuitiv zu verstehen ist und
grafisches HDL daher auch zu einer idealen Spezifikationsform macht. Durch den Einsatz von FPGA-Prototypenboards
und das damit mögliche Hardware-Software-Co-Design kann die Produktentwicklung
zusätzlich beschleunigt und das Risiko in der Spezifikation reduziert werden. Bei der Layouterstellung
wird die Einhaltung der Timing-Vorgaben in Deep-Submicron-Technologien durch die dominierenden Verdrahtungskapazitäten
erschwert. Sie kann durch moderne Algorithmen beherrscht werden, die die Treiberstärke
der Gatter an die Lastkapazitäten anpassen. In Zukunft wird aber eine weitere Verschmelzung von
Synthese- und Layoutprogrammen erfolgen müssen, damit bei der Optimierung der Schaltung die tatsächlichen
Metallisierungskapazitäten berücksichtigt werden können. Anhand eines vollständigen, modernen
Design Flows werden anschließend Möglichkeiten der lückenlosen Verifikation aller Schritte beschrieben,
die eine Grundvoraussetzung für die ASIC-Entwicklung ist.
Die Integration einer CPU in einem SoC eröffnet völlig neue Perspektiven im ASIC-Design und auch beim
Produktionstest. Auf einem gewöhnlichen IC-Tester ist der Test des integrierten Speichers, insbesondere
bei Flash-Blöcken, und der Test von Analogfunktionen recht aufwändig und aufgrund der langen Testzeiten
auch kostspielig. Anhand konkreter Beispiele und vom Verfasser entwickelter Lösungen wird aufgezeigt,
dass die CPU derartige Tests nicht nur (bis hin zum Selbsttest) unterstützen kann, sondern mittels
vergleichsweise einfacher Zusatzschaltungen auch in der Lage ist, die Eigenschaften der analogen Schaltungsteile
durch eine Kalibrierung oder eine arithmetische Konditionierung zu verbessern und bei integrierten
Speichern selbst noch zur Laufzeit defekte Speicherstellen auszumaskieren und durch intakte zu
ersetzen. Hierdurch können die Testkosten reduziert und die Ausbeute erheblich gesteigert werden.
Abschließend wird noch ein Strukturwandel in der Systemarchitektur beschrieben: Der Logikanteil eines
ASICs schrumpft bei Verwendung modernster Technologien, selbst wenn er sich im Grenzbereich der von
Spezifikation und Entwurf her handhabbaren Komplexitäten bewegt, auf eine fast verschwindend kleine
Fläche zusammen. Das entstehende „Design Gap“ kann jedoch mit Speicher oder mit regulärer Logik aufgefüllt
werden, um die technologischen Ressourcen voll auszuschöpfen. Da der Einsatz einer CPU immer
vielfältigere Möglichkeiten der Programmierung und Konfiguration erlaubt, die der Verfasser in einem
ASIC um ein dargelegtes neues Verfahren zur Steuerung von Timing-Eigenschaften erweitern konnte,
schlägt er vor, eine Familie universeller ASICs zu definieren, die aufgrund der extremen Gatterdichte
nahezu ohne Mehrkosten modular mit einer Vielzahl recht frei konfigurierbarer Schnittstellen und Funktionen
ausgestattet werden kann. Hierdurch entstehen so universelle Schaltungen, dass über ihr breites
Anwendungsfeld die geschilderte Stückzahlproblematik gelöst werden kann.