pdf-Datei mit 72-dpi-Fotos - FG Mikroelektronik, TU Berlin

Technische Universität Berlin
Institut für Mikroelektronik
Lukas Bauer
Dissertation
Perspektiven des modernen ASIC-Designs
5.2.4 Neue Kosten- und Marktstrukturen
Kapitel 5.2
Seite 98
Wie in den Abschnitten 3.2.1 und 3.2.2 ausführlich dargestellt wurde, nehmen die NRE-Kosten
bei hochkomplexen ASICs seit einigen Jahren explosionsartig zu. Dies ist einerseits auf die mit
der Komplexität steigenden Entwicklungs- und IP-Kosten und andererseits auf die in Deep-Submicron-Technologien
extrem hohen Maskenkosten (vgl. Abbildung 3-19 auf Seite 22) zurückzuführen.
Zwar bleiben die Kosten pro Siliziumfläche, wie ebenfalls dargestellt wurde, in etwa
konstant, doch die NRE-Kosten können sich zu einer außerordentlich hohen Einstiegsbarriere für
den ASIC-Einsatz entwickeln.
Angesichts eines Entwicklungsaufwandes im Bereich von 12-36 Mannmonaten, Maskenkosten
von beispielsweise 500.000 US-Dollar in einer 0,18μ-Technologie und IP-Kosten im Bereich von
140.000 US-Dollar für einen Ethernet-Phy und 100.000 bis 400.000 1 US-Dollar für eine CPU
wird klar, dass die Summe der einmaligen Kosten für ein „System on a Chip“ bereits heute weit
oberhalb von einer Million US-Dollar liegen kann.
Da diese Summe vom ASIC-Kunden meist vorzufinanzieren ist, sind immer weniger mittelständische
Unternehmen bereit, die Kosten und Risiken einer ASIC-Entwicklung zu tragen. Erst ab
ASIC-Volumina von im Mittel einer Million Stück rentiert sich heute eine SoC-Integration. Diese
Stückzahl liegt aber deutlich oberhalb des Bedarfs der meisten Einzelunternehmen.
Auf der anderen Seite können moderne SoCs so flexibel gestaltet werden, dass sie sehr universell
einsetzbar werden. Wenn im Gegensatz zu der in Abschnitt 2.2.3 gegebenen Definition ein ASIC
nicht nur für ein Produkt und noch nicht einmal exklusiv für einen Kunden entwickelt wird, sondern
auf die Erfordernisse eines ganzen Marktes zugeschnitten wird, lassen sich, insbesondere
angesichts des gleichzeitigen Wachstums des Gesamtmarktes, ohne weiteres sehr hohe Stückzahlen
erreichen.
Die Entwicklung solcher ICs erfordert allerdings vollkommen andere Geschäftsmodelle als bei
der klassischen ASIC-Entwicklung, bei der sich der ASIC-Designer zum Teil als reiner Dienstleister
betätigen konnte. Da sich die möglichen Kunden eines flexiblen SoCs nicht von alleine
zusammenschließen werden, um gemeinsam eine ASIC-Entwicklung in Auftrag zu geben, muss
das ASIC-Designhaus neben der Beauftragung der Fertigung und der Produktlieferung auch die
Produktdefinition übernehmen. Da die Vorfinanzierung der Entwicklung und der NRE-Kosten in
der Regel Probleme bereitet, wird ein kleines ASIC-Designhaus allerdings meistens versuchen,
zu Beginn des Projekts mindestens einen großen Kunden zu beteiligen oder sogar Allianzen mit
mehreren Kunden oder einem Halbleiterhersteller zu bilden, um eine gewisse finanzielle Absicherung
zu erreichen. Angesichts der explodierenden NRE-Kosten könnten solche Geschäftsmodelle
die einzige Zukunftsperspektive des ASIC-Designs darstellen.
Wenn dieser Ansatz verfolgt wird, kommt es zu einer Vermischung der beiden Erscheinungsformen
integrierter Schaltungen, der ASICs und der Standardprodukte. Von einem Anbieter von
Standardkomponenten, der ICs selbst entwickelt und vermarktet, unterscheidet sich das ASIC-
Designhaus dabei nur noch dadurch, dass es als „Fabless ASIC Provider“ über keine eigenen
Fertigungsmöglichkeiten verfügt – ein Trend, der von den reinen „Silicon Foundries“ wie TSMC
voll unterstützt wird.
1. Preis einer ARM7-CPU in Technologien von TSMC, zuzüglich Anteilen am Chipumsatz