pdf-Datei mit 72-dpi-Fotos - FG Mikroelektronik, TU Berlin

Weitere Magazine

Empfehlungen

Info

Technische Universität Berlin Institut für Mikroelektronik Lukas Bauer Dissertation Perspektiven des modernen ASIC-Designs 5.2 Strukturwandel in der Systemarchitektur 5.2.1 Zukünftige Aufbau- und Verbindungstechniken Kapitel 5.2 Seite 88 Das Wachstum der Mikroelektronik, insbesondere die Zunahme der Busbreiten, führt zu einem Bedarf an IC-Gehäusen mit immer höherer Anschlusszahl (vgl. Abbildung 3-6 auf Seite 16). Bis in die 80er Jahre hielt man dabei überwiegend an DIL-Gehäusen im 2,54mm-Raster fest, deren größter Vertreter das 82mm lange DIL64-Gehäuse war (vgl. Abbildung 2-4 auf Seite 8). Die preiswerte Gehäuseserie der 90er Jahre war die Familie quadratischer, oberflächenmontierbarer PQFP-Gehäuse, die über eine stetige Verringerung des Pinabstandes (pin pitch) auf bis zu 0,5mm Anschlusszahlen von bis zu 240 Pins bei Außenabmessungen von 34,6mm × 34,6mm erlaubten und deren Vertreter bis 208 Pins noch heute die preisgünstigste Gehäuselösung darstellen. Einer weiteren, signifikanten Vergrößerung der Gehäuseabmessungen stehen die Planaritätsanforderungen an die Leiterplatte sowie die schlechteren elektrischen Eigenschaften größerer Gehäuse entgegen, und eine weitere Reduktion des Pinabstandes ist mangels geeigneter SMD- Löttechniken derzeit nicht möglich. Daher scheiden peripher bedrahtete Gehäuse bei Pinzahlen deutlich über 300 Pins heute aus; es muss zu Gehäusen mit flächig angeordneten Anschlüssen (Area Arrays) übergegangen werden. Hier standen lange Zeit nur Pin Grid Arrays (PGAs) zur Verfügung, deren Pinabstand von 2,54mm über den Zwischenschritt einer versetzten Anordnung auf heute 1,27mm im High-End- Bereich reduziert wurde. Die enormen Anforderungen an die Sockelkontakte und die Leiterplattentechnologie lassen hier bis auf weiteres keine weitere Reduktion mehr zu. Mit modernen PGAs lassen sich zwar durchaus Anschlusszahlen über 500 realisieren, die Kosten für derartige Gehäuse, die in der Regel als mehrlagige Keramikgehäuse ausgeführt werden, sind aber aufgrund der aufwändigen Herstellungsverfahren enorm hoch. Eine preisgünstige Alternative stellen Ball Grid Arrays (BGAs) dar, die auch in ähnlichen Technologien gefertigt werden können wie Leiterplatten (PBGAs) und die sogar noch höhere Anschlussdichten erlauben. Anstelle von Pins wird mit Lötzinnkügelchen auf runden Pads gearbeitet, die beim Lötvorgang aufschmelzen, das BGA dabei durch ihre Oberflächenspannung zentrieren und die Verbindung zur Leiterplatte herstellen. Abbildung 5-11: Layoutentwurf eines BGA-Gehäuses mit 600 I/Os (innen) und einer Matrix von 25×25 Balls in einer 4-Lagen-PCB-Technologie (Originalgröße 33×33mm, zum Vergleich: Ein DIL600 wäre 763mm lang.) Da bei Beginn der Entwicklung eines 3D-Grafikprozessors mit 600 Anschlüssen [A-10] im Jahr 1996 weltweit noch keine geeigneten Gehäuse zu vertretbaren Kosten zur Verfügung standen, wurde damals vom Verfasser ein BGA625-Gehäuse (s. Abbildung 5-11) in einer vierlagigen Leiterplattentechnologie mit geätzten Durchkontaktierungen entworfen, das auf einer Fläche von nur 33mm × 33mm über 625 Balls im 1,27mm-Raster verfügte. Aufgrund von Bedenken wegen der thermischen Performance des Gehäuses wurde das Konzept aber zugunsten eines Aluminium- BGAs verworfen, das zwischenzeitlich von Olin Interconnect Technologies angeboten wurde.
Technische Universität Berlin Institut für Mikroelektronik Lukas Bauer Dissertation Perspektiven des modernen ASIC-Designs Diese Gehäuse wurden in einer neu entwickelten Technologie aus eloxierten Aluminiumplatten hergestellt, in die eine Cavity zur Aufnahme des Dies gefräst wurde und auf deren Oberfläche in einer Feinstleitertechnik mit Leiterbahnbreiten und -abständen von ca. 30μm in einer einlagigen Verdrahtung die kompletten Verbindungen von den Bondfingern zu den Ball-Pads aufgebracht wurden. In enger Zusammenarbeit mit Olin konnte dabei eine 600polige Variante der Gehäuseserie entwickelt werden (vgl. Abbildung 5- 12), die mit 12 US-Dollar pro Gehäuse (bei Kleinmengen) ein optimales Preis-Leistungs- Verhältnis bot. Da sich der Die auf der gleichen Seite befindet wie die Balls („Cavity Down“), sind insbesondere die thermischen Eigenschaften des Gehäuses hervorragend, was angesichts der hohen Verlustleistung des Grafikprozessors von ca. 12 Watt entscheidend war. Das Aluminium-Substrat dient dabei der Wärmeverteilung. Bereits ohne Kapitel 5.2 Seite 89 Kühlkörper wird über die Gehäuseoberfläche zur Luft und über die Balls zur Platine so viel Energie abgeführt, dass sich ein Wärmewiderstand von nur Θ ja = 8°C/W ohne Luftstrom ergibt. Bei Verwendung eines flächig auf die glatte Gehäuseoberseite aufgeklebten Kühlkörpers ergibt sich zu diesem ein Wärmewiderstand von lediglich Θ jc = 0,5°C/W. Auch die elektrischen Eigenschaften sind aufgrund der für die Signalleitungen verwendeten Dünnfilmtechnik sehr günstig; so ergeben sich insbesondere sehr niedrige Induktivitäten der Verbindungen innerhalb des Gehäuses, ein geringes Übersprechen der Signale, und das Aluminiumsubstrat dient gleichzeitig als Abschirmung. So eignen sich derartige BGA-Gehäuse nach Herstellerangaben (Olin, Fujitsu) für Taktfrequenzen bis 2,5GHz. BGA-Gehäuse erlauben dabei durch die flächige Anordnung der Balls extrem hohe Anschlusszahlen bei eher moderaten Anschlussdichten: Der Ball Pitch von BGAs liegt bei 1,27mm, bei Micro-BGAs derzeit zwischen 0,65mm und 1,0mm, wobei allerdings noch Steigerungen der Dichte möglich sind. BGAs mit über 2000 Anschlüssen werden heute bereits eingesetzt. Darüber hinaus erlauben BGAs äußerst flexible Lösungen, die bei Plastikgehäusen mit gestanztem Lead Frame kaum möglich sind. Insbesondere Mehrchip-Module lassen sich als PBGAs fast ohne zusätzliche technologische Anforderungen realisieren. So erforderte die in Abschnitt 3.1.2 auf Seite 19 geschilderte technologische Unvereinbarkeit einer DRAMund Flash-Integration in einem konzipierten ASIC-Projekt den gemeinsamen Aufbau eines Abbildung 5-12: Aluminium-BGA-Gehäuse mit 600 Anschlüssen (Originalgröße 45×45mm), hier mit einem Testchip für Zuverlässigkeitsuntersuchungen Lötseite Abbildung 5-13: Studie eines 2-Chip-BGA-Gehäuses (1 ASIC und 1 SDRAM, Originalgröße 19×11mm) ASICs mit internem Flash und eines SDRAMs in einem möglichst kleinen Gehäuse. Eine geeignete Lösung als 2-Chip-PBGA, bei der beide Dies in Chip-on-Board-Technik auf ein FR4-Substrat gebondet werden, zeigt Abbildung 5-13. ASIC SDRAM
Seite 1 und 2:
Perspektiven des modernen ASIC-Desi
Seite 3 und 4:
Technische Universität Berlin Inst
Seite 5 und 6:
Seite 7 und 8:
Seite 9 und 10:
Seite 11 und 12:
Seite 13 und 14:
Seite 15 und 16:
Seite 17 und 18:
Seite 19 und 20:
20 18 16 14 12 10 8 6 4 2 0 Technis
Seite 21 und 22:
Seite 23 und 24:
Seite 25 und 26:
Seite 27 und 28:
Seite 29 und 30:
Seite 31 und 32:
Seite 33 und 34:
Seite 35 und 36:
Seite 37 und 38: Technische Universität Berlin Inst
Seite 81 und 82: Nachteile: Technische Universität
Seite 87: Technische Universität Berlin Inst
Seite 105 und 106: Glossar Technische Universität Ber
Seite 115 und 116: ASICs Technische Universität Berli
Alle anzeigen

pdf-Datei mit 72-dpi-Fotos - FG Mikroelektronik, TU Berlin

Erfolgreiche ePaper selbst erstellen

Template löschen?

Als Template speichern?