pdf-Datei mit 72-dpi-Fotos - FG Mikroelektronik, TU Berlin

Technische Universität Berlin
Institut für Mikroelektronik
Lukas Bauer
Dissertation
Perspektiven des modernen ASIC-Designs
Kapitel 5.1
Seite 80
den Zusammenhang von Teilen des Programmspeichers bei einem Spannungsausfall verloren
gehen. Diesen Kopiervorgang kann die CPU ebenso wie die Berechnungen der Tabellen selbst
ausführen.
Das bis hierher vorgestellte Konzept ist bereits gut auf den Flash-Programmspeicher in einem
SoC anwendbar. In dem SoC, für welches das Konzept entwickelt wurde, gab es allerdings noch
zusätzliche Performance-Anforderungen an den Flash-Datenspeicher. Dieser sollte zum Teil als
„Silicon Disk“ eingesetzt werden. Da die Programmierung eines Flashs äußerst langsam erfolgt –
die Schreibzeit pro Wort lag bei 40μs, die Lesezugriffszeit bei 40ns – sollte aus Performancegründen
ein Cache-System zum Beschreiben des Flashs konstruiert werden. Außerdem musste
das Problem von zur Laufzeit entstehenden Defekten berücksichtigt werden, da einige Bereiche,
insbesondere die FAT (file allocation table), sehr oft beschrieben werden sollten.
Ein geeignetes Systemkonzept ist in
Abbildung 5-6 dargestellt. Es basiert im
wesentlichen auf zwei kleinen RAMs,
die als Sektor-Cache eingesetzt werden.
Beim Schreiben eines Sektors im Flash
werden die Daten zunächst in einem der
Cache-RAMs zwischengespeichert.
Dieser Schreibvorgang kann mit minimaler
Zugriffszeit erfolgen.
Parallel dazu kann im Hintergrund der
Inhalt eines anderen Sektors aus dem
zweiten Cache in das Flash programmiert
werden. Ein Controller verifiziert
nach der Programmierung jedes Sektors
dessen Inhalt, um im Fehlerfall gegebenenfalls
das mapping-RAM umzukonfigurieren,
den defekten Sektor so durch
einen neuen zu ersetzen und die noch
im Cache gespeicherten Daten in einen fehlerfreien Ersatzbereich zu schreiben. Ein Vergleich der
Schreib- und Lesezeiten auf das Flash ergibt, dass die Verifikation der programmierten Daten die
Gesamtschreibzeit nur um ca. 0,1% verlängert.
Die Vor- und Nachteile des Verfahrens sollen im Folgenden zusammengefasst werden:
Vorteile:
mapping
RAM
1024x10
A[17:8]
Flash 256k*16
1024 Sektoren
zu 256x16
D[15:0]
Abbildung 5-6: Cache-System zum beschleunigten Schreiben
von Flash-Sektoren mit Schreibverifikation und Ausmaskierung
defekter Sektoren zur Laufzeit
● Es ist möglich, Defekte zu Beginn und während der Laufzeit zu erkennen und zu reparieren
und so die Ausbeute und Lebensdauer des SoCs erheblich zu steigern.
● Auf einen kostenintensiven Burn-In kann daher verzichtet werden.
● Auch beim Produktionstest kann teure Zeit am IC-Tester gespart werden, da der Endtest
des Speichers im System erfolgt.
● Es entsteht ein zusammenhängender Speicherbereich, ohne dass die Software defekte
Sektoren verwalten muss.
● Die Performance bei Schreibzugriffen auf das Flash wird stark erhöht (bis Faktor 1000
beim Schreiben eines einzelnen Sektors), und die CPU wird entlastet.
● Das Prinzip ist auch auf Speicher ohne integriertes Redundanzkonzept anwendbar und
erfordert keine Fuse-Technologie zur Speicherung der Mapping-Daten.
A[7:0]
Sektor-
Cache
256x16
Controller
Sektor-
Cache
256x16
D[15:0]