pdf-Datei mit 72-dpi-Fotos - FG Mikroelektronik, TU Berlin

Nachteile:
Technische Universität Berlin
Institut für Mikroelektronik
Lukas Bauer
Dissertation
Perspektiven des modernen ASIC-Designs
Kapitel 5.1
Seite 81
● Der entstehende Speicherbereich ist geringfügig (1%) kleiner als die Speichermakros.
Ein nutzbarer Speicherbereich von genau 2 n Bit lässt sich nicht erzielen.
● Die Zugriffszeit auf den Speicher wird vergrößert:
bei Flash um ca. 2,5% (40ns Flash-Zugriffszeit, 1ns Zugriffszeit des mapping-RAMs),
bei RAM um ca. 25% (4ns RAM-Zugriffszeit, 1ns Zugriffszeit des mapping-RAMs).
● Es werden zusätzliche Logik und drei kleine RAMs benötigt, was im konzipierten
System ca. 1% der Speicherfläche ausmachte.
Das Überwiegen der Vorteile und die stark zunehmende Häufigkeit von SoC-Integrationen sprechen
dafür, dass sich solche und ähnliche Verfahren der Selbstreparatur von Speichern bei hochkomplexen
ASICs immer mehr durchsetzen werden.
5.1.3 Selbsttest und digitale Kalibrierung von Analogfunktionen
Neben Speichern erfordern auch alle analogen Schaltungsteile eine Sonderbehandlung beim Produktionstest.
In diesem Abschnitt soll auf die Kombination hochkomplexer SoCs mit Analogfunktionen
eingegangen werden, die einerseits besondere Probleme mit sich bringt, in der sich
aber gleichzeitig auch Chancen für neue Test- und Kalibrierungsverfahren ergeben.
Die Testproblematik von SoCs mit Analogfunktionen ergibt sich dabei nicht, wie man vermuten
könnte, aus einer gesteigerten Komplexität der analogen Funktionsblöcke. Diese ist durch die
Anzahl der ohne Schwingneigungen schachtelbaren Rückkopplungen sowie durch den Signal-
Rausch-Abstand bei sequentiell aneinandergefügten Schaltungsteilen begrenzt und hat in den
vergangenen Jahren kaum noch zugenommen. In Kombinationen mit digitalen Schaltungsteilen
ist die Komplexität der Analogfunktionen sogar rückläufig, da der Trend immer mehr dahin geht,
Analogsignale sofort bzw. nach einer Vorverstärkung und Filterung in digitale Größen zu wandeln
und diese rein digital weiterzuverarbeiten („The world is going digital“).
Die typischen, in SoCs verbleibenden analogen Funktionsblöcke sind daher A/D- und D/A-
Wandler, Vorverstärker, analoge Filter, Spannungswandler, Referenzspannungsquellen sowie die
physikalischen Interfaces von Schnittstellen, welche Leitungstreiber, Empfangsverstärker und
Komparatoren enthalten. Zusätzlich werden analoge PLLs eingesetzt, um rein digitale Taktsignale
zu vervielfachen oder ihre Phasenlage zu beeinflussen.
Obwohl derartige Blöcke oft recht einfach modular zusammengeschaltet werden können und
separat testbar sein sollten, stellen sie beim Produktionstest eines SoCs insofern ein Problem dar,
als bei gängigen IC-Testern heutzutage noch eine Einteilung in zwei Gruppen zu beobachten ist:
Ein typischer Tester verfügt entweder über eine hohe Anzahl digitaler I/Os und einen tiefen Patternspeicher,
was ihn zum optimalen Digitaltester für SoCs macht, oder über präzise analoge
Messkanäle. Eine Kombination beider Eigenschaften sollte bei modular aufgebauten IC-Testern
zwar ohne weiteres möglich sein, ist aber in der Praxis noch zu selten anzutreffen.
In vielen der Fälle, in denen der IC-Tester nicht die nötige Präzision bietet, um die Analogfunktionen
zu testen, oder keine ausreichenden Analysefunktionen beherrscht, um die Qualität der
analogen Module angemessen bewerten zu können, kann die in einem SoC integrierte CPU eingesetzt
werden, um diese Aufgaben zu unterstützen oder sogar weitgehend unabhängig vom
Tester einen autonomen Selbsttest der Analogfunktionen durchzuführen.