pdf-Datei mit 72-dpi-Fotos - FG Mikroelektronik, TU Berlin

Weitere Magazine

Empfehlungen

Info

Technische Universität Berlin Institut für Mikroelektronik Lukas Bauer [14] “Intel Microprocessor Guide”, 2001 http://morehouse.8m.com/processor.htm /home/bauer/texte/dis/dokumente/Micro_Guide.ps Dissertation Perspektiven des modernen ASIC-Designs [15] “Hard Phase Shift”, Photronics, 2001 http://www.photronics.com/internet/prodserv/techdev/phaseshift/phaseshift.htm /home/bauer/texte/dis/dokumente/Phase_Shift.ps Literaturverzeichnis Seite 112 [16] “Who Has Nanometer Design Under Control ?”, S. Wang, S. Borkar, E. Cheng, J. Cohn, N. Nettleton, L. Scheffer, DAC 2001 http://videos.dac.com/videos/38th/36/36/36slides.pdf /home/bauer/texte/dis/dokumente/Nanometer.pdf [17] “Technology Trends: The Nature of Exponential Change”, Professor Sam Wood, Stanford University, 2000 http://www.stanford.edu/~swood/T361/trends.pdf /home/bauer/texte/dis/dokumente/Technology_Trends.pdf [18] “Review of Technology Trends and Cost/Performance”, Professor Jan M. Rabaey, Berkeley, 2000 http://bwrc.eecs.berkeley.edu/Classes/CS252/Notes/Lec01-intro.pdf /home/bauer/texte/dis/dokumente/Rabaey.pdf [19] “Subwavelength Challenge”, Numerical Technology, Inc., 2001 http://www.numeritech.com/technology/subwavelength.html /home/bauer/texte/dis/dokumente/subwavelength.ps [20] Einzelinformationen aus dem Internet Die Abbildungen 3-1 bis 3-15 auf Seite 21 bis 24 wurden zum Teil unter Verwendung von Einzelinformationen aus dem Internet generiert, wobei auf die Quellenangabe verzichtet wurde, wenn einer Quelle nicht mehr als ein Wert entnommen wurde. Da eine Zuordnung der einzelnen Punkte in den Grafiken zu bestimmten Internet-Seiten ohnehin nicht möglich gewesen wäre und die Inhalte des Internets erfahrungsgemäß schnellen Änderungen unterliegen, lassen sich die Informationen mit Hilfe von Suchprogrammen im Internet ohnehin gezielter und zuverlässiger wiederfinden als bei Angabe einer Liste von Quellen. Schaltungstechnik, Schaltungsentwurf [21] Tietze, Schenk: „Halbleiter-Schaltungstechnik“, 9. Auflage, Springer-Verlag, Berlin, 1989 [22] Gray, Meyer: “Analysis and Design of Analog Integrated Circuits”, 2nd edition, Wiley, New York, 1984 [23] C. Mead, L. Conway: “Introduction to VLSI Systems”, Addison-Wesley,1980 [24] VLSI Technology: “Static RAM Testing Application Note”, Version 1.0, 1997 /home/bauer/texte/dis/dokumente/Static_RAM_Testing_v1_0.pdf [25] VLSI Technology: “VLSI Memory Testing Requirements”, Version 1.0, 1999 /home/bauer/texte/dis/dokumente/VLSI_RAM_Test_requrements.pdf [26] “Semiconductor memory device with row and column redundancy circuits and a timeshared redundancy circuit test architecture”, Luigi Pascucci, Europäisches Patentamt, Nr. 96830326.3, 1997 http://www.european-patent-office.org/correct/01_pdfdocs/0811988a.pdf /home/bauer/texte/dis/dokumente/Redundancy.pdf [27] Kenneth P. Parker: “The Boundary-Scan Handbook”, Kluwer Academic Publishers, 1992 [28] “1T-SRAM, The System-on-Chip Embedded Memory”, MoSys, Inc., 2001 http://www.mosysinc.com/products/1tsram3.pdf /home/bauer/texte/dis/dokumente/Mosys_1tsram3.pdf [29] “Built In Self Test”, Ranga Vemuri, College of Engineering, University of Cincinnati, 2001 http://www.ececs.uc.edu/~ranga/courses/682/slides-spring-2001/BIST2.pdf /home/bauer/texte/dis/dokumente/LFSR.pdf
Technische Universität Berlin Institut für Mikroelektronik Lukas Bauer Dissertation Perspektiven des modernen ASIC-Designs [30] D. L. Perry: “VHDL”, 2nd edition, McGraw-Hill, New York, 1994 Literaturverzeichnis Seite 113 [31] Chr. v. Reventlow: „VLSI-Design komplexer Systeme – Steuerung und statistische Kontrolle des Entwurfsablaufs“, Dissertation, TU Berlin, Institut für Mikroelektronik, 1993 [32] U. Elsholz, G. Gottschalk, G. Müller: „Vergleich des Aufwandes verschiedener Repräsentationen im Digitalentwurf“, TU Berlin, Institut für Mikroelektronik, 1995 /home/bauer/texte/dis/dokumente/eis/beitrag/main.028 [33] L. Bauer, O. Manck: „Von grafischem VHDL zur FPGA-Realisierung“, TU Berlin, Institut für Mikroelektronik, 1995 /home/bauer/texte/dis/dokumente/Vortrag_graph_VHDL.fm [34] L. Bauer: „Speedchart-Praktikum, Synthese und Umsetzung ins FPGA“, TU Berlin, Institut für Mikroelektronik, 1995 /home/bauer/texte/dis/dokumente/Speed_Praktikum_Unterlagen.fm [35] L. Bauer: „Testbericht, Test eines Bildmustergenerator-ASICs“, TU Berlin, Institut für Mikroelektronik, 1996 /home/bauer/texte/dis/dokumente/Testbericht_PIC.fm [36] L. Bauer: „Von der Spezifikation zum Silizium: Speedchart - Synopsys - Cascade“, Vortrag auf dem Eurochip Workshop, 1994 [37] Ethernet-Konsortium der University of New Hampshire http://www.iol.unh.edu/consortiums/index.html [38] Christof Bergmann: „Entwurf und Realisierung eines 3D-Grafikprozessors mit 1,2 Millionen Gattern in 0,35 μm CMOS Technologie“, TU Berlin, Diplomarbeit (Betreuer: Lukas Bauer), Institut für Mikroelektronik, 1998 /home/bauer/texte/diplomarbeit_christof.tgz [39] Jens Völkl: „Ein vollständig digital kalibrierbares Sensor-ASIC“, TU Berlin, Diplomarbeit (Betreuer: Lukas Bauer), Institut für Mikroelektronik, 2000 /home/bauer/texte/diplomarbeit_jens Design Flow, CAE Tools, Halbleiterhersteller [40] Samsung Electronics Co., Ltd.: “CubicWare Hierarchical Design Environment for the Deep Submicron Design in Samsung”, 2000 /home/bauer/texte/dis/dokumente/CubicWare2000V6_a.pdf [41] Synopsys: “DesignWare Foundation Library”, Vol. 1, 1999 /home/bauer/texte/dis/dokumente/Synopsys_DesignWare_1.ps [42] Samsung Electronics Co., Ltd.: “Satest2 V.2.20 Manual”, 2000 /home/bauer/texte/dis/dokumente/Satest.pdf [43] Cadence Design Systems: “Cadence Delivers Industry’s First Tool Integrating Synthesis and Place-and-Route Technologies”, 1999 http://www.cadence.com/company/pr/archive99/07_12_99.html /home/bauer/texte/dis/dokumente/Cadence_PKS.ps [44] Samsung Electronics Co., Ltd.: “STD90/DML90 0.35um 3V CMOS Standard Cell Library Data Book”, 2nd edition, 1999 [45] AMS Austria Mikro Systeme International: “2.0-Micron, 1.2-Micron, 1.0-Micron and 0.8- Micron Standard Cell Databook”, 1996
Seite 1 und 2:
Perspektiven des modernen ASIC-Desi
Seite 3 und 4:
Technische Universität Berlin Inst
Seite 5 und 6:
Seite 7 und 8:
Seite 9 und 10:
Seite 11 und 12:
Seite 13 und 14:
Seite 15 und 16:
Seite 17 und 18:
Seite 19 und 20:
20 18 16 14 12 10 8 6 4 2 0 Technis
Seite 21 und 22:
Seite 23 und 24:
Seite 25 und 26:
Seite 27 und 28:
Seite 29 und 30:
Seite 31 und 32:
Seite 33 und 34:
Seite 35 und 36:
Seite 37 und 38:
Seite 39 und 40:
Seite 41 und 42:
Seite 43 und 44:
Seite 45 und 46:
Seite 47 und 48:
Seite 49 und 50:
Seite 51 und 52:
Seite 53 und 54:
Seite 55 und 56:
Seite 57 und 58:
Seite 59 und 60:
Seite 61 und 62: Technische Universität Berlin Inst
Seite 81 und 82: Nachteile: Technische Universität
Seite 105 und 106: Glossar Technische Universität Ber
Seite 111: Technische Universität Berlin Inst
Seite 115 und 116: ASICs Technische Universität Berli
Alle anzeigen

pdf-Datei mit 72-dpi-Fotos - FG Mikroelektronik, TU Berlin

Erfolgreiche ePaper selbst erstellen

Template löschen?

Als Template speichern?